JPS6334287Y2 - - Google Patents

Info

Publication number
JPS6334287Y2
JPS6334287Y2 JP1983035830U JP3583083U JPS6334287Y2 JP S6334287 Y2 JPS6334287 Y2 JP S6334287Y2 JP 1983035830 U JP1983035830 U JP 1983035830U JP 3583083 U JP3583083 U JP 3583083U JP S6334287 Y2 JPS6334287 Y2 JP S6334287Y2
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
semiconductor device
external terminals
plan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1983035830U
Other languages
English (en)
Other versions
JPS59143050U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3583083U priority Critical patent/JPS59143050U/ja
Publication of JPS59143050U publication Critical patent/JPS59143050U/ja
Application granted granted Critical
Publication of JPS6334287Y2 publication Critical patent/JPS6334287Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 (a) 考案の技術分野 本考案は半導体装置に係り、特に半導体装置の
外部端子の配列の改良に関するものである。
(b) 従来技術と問題点 従来の半導体装置の外部端子の配列はたとえば
Dip（dual in−line package）構造においてはパ
ツケージの両側面に対向して、同じ本数の外部端
子が所定ピツチにて対称に配設されている。
かかる構造の半導体装置をプリント基板に実装
した場合の要部平面図を第１図に示す。同図にお
いて１はプリント基板、２は半導体装置、３は半
導体装置の外部端子、４は外部端子装着孔、５は
プリント基板の配線を示す。図から明らかなよう
にプリント基板１の配線５は、曲線的な配線構造
（点線部分）を必要とし、複数個半導体装置２が
並列に実装するプリント基板１においては、該プ
リント基板１の製作が複雑となり、又プリント基
板１の外部端子装着孔４に半導体装置２の外部端
子３を装着する際に作業者の錯誤によつて半導体
装置２を逆向きに装着するなどの問題点があつ
た。
(c) 考案の目的 本考案の目的はかかる点に鑑みなされたもので
半導体装置を実装するプリント基板の配線を直線
構造にしてプリント基板の製作を容易にし、かつ
半導体装置のプリント基板への装着の間違いを防
止しうる半導体装置の提供にある。
(d) 考案の構成 その目的を達成するため、本考案は一側面の前
記外部端子が対向側面の外部端子の間隙の中央に
位置し、且つ、一側面の外部端子数が対向側面の
外部端子より１端子少なく配置されていることを
特徴とする。
(e) 考案の実施例 以下本考案の実施例について図面を参照して説
明する。第２図は本考案の一実施例の半導体装置
１０の平面図である。同図において半導体パツケ
ージ１１の両側面、即ち１側面Ａと対向する側面
Ｂにそれぞれ所定ピツチで配設された外部端子１
２及び１３は図示したように１側面Ａの隣接せる
外部端子１２間の間隙に対向する側面Ｂの外部端
子１３が配設されている。かかる構造の半導体装
置１０をプリント基板に実装した場合の要部平面
図を第３図に示す。尚前図と同等の部分について
は同一符号を付している。同図において半導体パ
ツケージ１１の両側面に配設された外部端子１２
及び１３はプリント基板２０の装着孔２１及び２
２にそれぞれ装着されており装着孔２１及び２２
へのプリント基板２０の配線２３はいずれも直線
（点線部分）にすることができ、プリント基板２
０の製作が容易となり、かつ半導体装置１０のプ
リント基板２０への装着は、プリント基板２０の
装着孔が非対称的であるために、間違つて装着す
ることを防止することができる。
(f) 考案の効果 以上説明したごとく本考案の一実施例の半導体
装置においては、プリント基板実装時のミスを防
止し、かつプリント基板の配線を直線構造にする
ことが可能となりプリント基板の製作を容易にす
る利点を有する。
【図面の簡単な説明】
第１図は従来の半導体装置をプリント基板に実
装した場合の要部平面図、第２図は本考案の一実
施例の半導体装置の平面図、第３図は本考案の一
実施例の半導体装置をプリント基板に実装した場
合の要部平面図である。 図において、１０は半導体装置、１１は半導体
パツケージ、１２，１３は外部端子、Ａは半導体
パツケージの１側面、Ｂは対向する側面を示す。

Claims (1)

    【実用新案登録請求の範囲】
  1. 方形の半導体パツケージの側面に外部端子が対
    向して設けられて、一側面の前記外部端子が対向
    側面の外部端子の間隙の中央に位置し、且つ、一
    側面の外部端子数が対向側面の外部端子より１端
    子少なく配置されていることを特徴とする半導体
    装置。
JP3583083U 1983-03-11 1983-03-11 半導体装置 Granted JPS59143050U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3583083U JPS59143050U (ja) 1983-03-11 1983-03-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3583083U JPS59143050U (ja) 1983-03-11 1983-03-11 半導体装置

Publications (2)

Publication Number Publication Date
JPS59143050U JPS59143050U (ja) 1984-09-25
JPS6334287Y2 true JPS6334287Y2 (ja) 1988-09-12

Family

ID=30166517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3583083U Granted JPS59143050U (ja) 1983-03-11 1983-03-11 半導体装置

Country Status (1)

Country Link
JP (1) JPS59143050U (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5422453B2 (ja) * 1971-12-29 1979-08-07
JPS5422454B2 (ja) * 1974-08-16 1979-08-07
JPS5619051B2 (ja) * 1974-12-23 1981-05-02

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50108360U (ja) * 1974-02-12 1975-09-04
JPS5422453U (ja) * 1977-07-14 1979-02-14
JPS5422454U (ja) * 1977-07-14 1979-02-14
JPS5619051U (ja) * 1979-07-19 1981-02-19
JPS56101675U (ja) * 1979-12-30 1981-08-10

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5422453B2 (ja) * 1971-12-29 1979-08-07
JPS5422454B2 (ja) * 1974-08-16 1979-08-07
JPS5619051B2 (ja) * 1974-12-23 1981-05-02

Also Published As

Publication number Publication date
JPS59143050U (ja) 1984-09-25

Similar Documents

Publication Publication Date Title
US4924289A (en) Air bridge wiring for semiconductor devices
JPS6334287Y2 (ja)
JP2921708B2 (ja) 表面実装用電子部品
JPS629755Y2 (ja)
JPS63128654A (ja) 半導体装置実装体
KR200157441Y1 (ko) 점퍼용칩
JPS59135628U (ja) ブロツク化した電気回路用チツプ部品
JPS62237750A (ja) 半導体モジユ−ル素子
JP2785475B2 (ja) 半導体素子搭載用配線装置
JPS6236314Y2 (ja)
JPS5999478U (ja) 多層回路板の配線構造
JPS6246069B2 (ja)
JPH034426U (ja)
JPH04328849A (ja) 半導体装置用パッケージ
JPS59189269U (ja) 印刷配線基板の接続構造
JPS58131635U (ja) 混成集積回路装置
JPH0334448A (ja) 表面実装用半導体ケース
JPS60129049U (ja) 動作表示付き電気機器
JPH04328855A (ja) 表面実装型ｉｃパッケージ
JPS5944030U (ja) チツプ状電子部品
JPS6081659U (ja) 半導体装置
JPS59143099U (ja) 混成集積回路
JPH01266753A (ja) 半導体装置モジュールパッケージ
JPS5931261U (ja) サポ−ト端子とプリント基板との接続構造
JPH062693U (ja) 折り曲げ性に優れたテープキャリヤー