JPS63144612A - 自動等化器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電話回線等の音声帯域回線を利用してデー
タ伝送を行なう変復調装置や、ディジタル無線伝送路を
利用してデータ伝送を行なう変復調装置に用いられる自
動等化器（自動適応形等化器）Ｋ関するもので６る。

〔従来の技術〕

一般に、データ伝送を行なうとき、伝送路に歪があると
各種の問題が発生するが、伝送路の歪を　　゛補正した
後にデータ伝送を行なえれば信頼性の良いデータ伝送が
行なえる。

これは、データ伝送を行なう場合、送信側の変調装置は
データの送出に先立ち、受信側の復調装置に対してトレ
ーニング信号を送出する。受信側の復調装置は送信側か
ら到来したトレーニング信号の受信状態に基づいて復調
装置のタイミング位相を受信信号のタイミング位相の適
切な位相に合わせて伝送路の歪を検出し、この検出した
歪を補正する方向に自動等化器の１！！！性を変化させ
、更に復調搬送波の位相を受信信号の搬送波位相の適切
な位相に合わせることによシ、正常なデータ受信を行な
う。

このような自動等化を行なうものに特公昭６１−７４５
号公報がア夛、それは信号の帯域がＢ（Ｈｚ）で毎秒Ｙ
の割合で送られる信号を受信する自動等化器において、
タップが色砂（ｎはＴＢよシも大なる数）ずつ等間隔に
離されて構成することによシ受信した信号と受信機との
タイミング位相に無関係に自動等化器をトレーニングす
ることができるため、トレーニングシーケンスを短かく
することが可能で、ｌ、またサンプルタイミング調整−
路の簡素化ができ、更に等化器全１体の遅延の長さを減
らすことができる等の利点がめる。

またｎはＴＢよシ大なる数であればよいが一般的にはｈ
は２であることが好しいことが前゛記文献に記されてお
シ、この場合の例を牙４図を用いて説明する。

等化器人力２１０へ印加された信号はサンプラー２１１
によってＶ２秒間隔でサンプリングされ、Ｏ。

エ　ベ　ｍ　（Ｎ−１）Ｔ ２．２．　−１−秒の遅延をもつタップ２１２゜。

２１２□、・・・２１２Ｎ−□　に得られる。各信号を
２区＋Ｚｇ−１１・・・ＩＺＫ−Ｎ＋１　　と称する。

タップ出力は複素乗算器２１３ｏ＋２１３１ｔ・・−，
２１３，−□　　で複素タップ係数（ｇｌ”）（ｌはＯ
〜Ｎ−１）　２１４ｏｗ２１４１Ｓ”ｔ２１４Ｈ−１と
乗算され、それぞれの出力は複素加算器２１５で加え合
わされて等化された複素出力０’ｘ）　２１６を得る。

つを得る。トレーニングモード中に既知でめる複素送信
信号（ｄｘ）２１７が複素減算器２１Ｂで複素等化出力
２１６から減算されて複素誤差信号（ａｘ）２１９を作
成する。次に各タップ係数ｇ−が下記の式規則によシ誤
差信号１１におよびタップ値Ｚｘ−ｔ　（０≦ｉ≦Ｎ−
１）に従って新しいｇ、に＋ｌに調整される。

ｇｉ”　＝ｇｉＫ−＆ｘｅＫｘＺＩＣ−ｉ　　　　”°
（２）ここでａは小さな実数で６’）、Ｚｘ−ｔはＺＸ
−ｔ　　の共役複素数である。

この規則は複素系投数発生器２２０ｏ、２２０□、・・
・。

２２０、−１．複素乗算器２２１及び２２２゜、２２２
□、・・・。

２２２Ｎ−１，複素減算器２２３ｏ、２２３□、・・・
、２２３Ｎ−１によって実現される。実際にはＤＳＰ（
Ｄｉｇｉｔａｌ　ＳｉｇｎａｌＰｒｏｃ・ａｍｏｒ）　
等のプロセッサもしくはそれに類似した素子を用いソフ
トウェアにて自動等化器を実現する場合が多い。その場
合、タップ値２に−１及び各タップ係数ｇ　、Ｋをメモ
リに格納する。遅延間については のようにメモリ内データを７秒毎にシフトする。

また、式（１）及び式（２）をＴ秒毎に行なうことによ
り遅延Ｔ２４ｏ、２４□、・・・、２４Ｎ−、が達成で
きる。Ｔ秒毎に行なう動作を基準にして各動作のフロー
チャートを書くと牙５図の如くとなる。

〔発明が解決しようとする問題点〕

しかしながらこのような従来の方法はデータシフトを２
秒毎に行なうので、サンプル動作とデータシフト動作は
各々２度行なう必要がある。タップ数Ｎは通常３０〜５
０タツプと多く、シかも複素数であるためその２倍のタ
ップデータをシフトする必要がめる。りま夛式（３）の
データのシフトをＴ秒毎に４Ｘ（Ｎ−１）回行なわなけ
ればならず、この操作に多くの時間を必要とする。総て
の動作を実時間で行なわなければならないので、所要時
間Ｔ秒内に動作ができない場合には、タップ数を減らし
て動作時間の削減を行なうか、ＤＳＰを複数個にして並
列動作させる必要があった。タップ数を減らすことは等
化能力の低減に結びつき性能劣化をひき起こし、並列動
作はハードウェアの増加に結びつき、小形化・経済性に
反する。

〔問題点を解決するための手段〕

このような問題を解決するためにこの発明は、基準時間
Ｔ秒ずつ離され九第１のタップ群および第２のタップ群
と、第１のタップ群と第２のタップ群を５Ｑ秒毎にサン
プリングするサンプリング回路を備えたものでめる。

〔作用〕

２つのサンプラによって交互にサンプリングされる。

〔！ｉＩ！施例〕

第１図はこの発明の一実施例を示す回路図である。図に
おいて、１は等化器の入力端子でｓｂ、ここに入力され
た信号はサンプラ１０によって第３図（ａ）に示すよう
にＴ秒間隔でサンプルされ、サンプラ２０によって牙３
図（ｂ）に示すようにやはりＴ秒間隔にサンプルされる
。但し、サンプラ１０と２０は７秒で交互にサンプリン
グするようになっている。

今、η秒間隔でサンプリングされた信号を１１ｘ、１１
ｓｔ１１ｇ・・・１１Ｔｌとすればサンプラ１０によっ
てサンプリングされ、縦続接続されたＴ秒の遅延を有す
る遅延回路１２□＋１２１Ｂ＋・・・１２ｎ−１の出力
側のタップ１３□、１３．・・・１３ｎ−０には信号１
１□、１１８，１１゜・・・１１　ｎ＋　、が得られ、
サンプラ２０によってサンプリングされたタップ１３．
．１３．・・・１３ｎには信号１１□１１１．．１１６
・・・１１ｎが得られる。各タップの出力はタップ調整
回路１４、〜１４ｎに入力される。

タップ調整回路１４１〜１４ｎは第２図に示すように、
複素乗算器１４０ｍ、１４０ｂ　、複素共投数発生器１
４１、複素減算器１４２、Ｔ秒の遅延を行なう遅延回路
１４３から構成されている。そして、端子ａからタップ
調整回路に入力された信号１４４は複素乗算器１４０＆
で複素タップ係数１４５と乗算され、信号１４６として
端子Ｃから出力される。

タップ調整回路１４□〜１４ｎの出力は複素加算器１５
で加え合わされ、等化された複素出力１６を得る。複素
出力１６を記号ｙ１複素タップ係数１４５を記号ｇ、（
ｔ−１〜ｎ）、信号１１□〜１１．を記号ｚ１（ｔ−１
〜ｎ）とすれば、複素加算器１５の複素出力は（４）式
のように表わせる。

ｙ＝１盈、（ｇｌ×Ｚ１）　　　　　・・・・・・（４
）トレーニング中、図示しない復調装置から複素減算器
１７の一方の入力端に既知の複素送信信号１８が供給さ
れる。そして、複素減算器１７は他方の入力に複素出力
１６が供給されているので、複素誤差信号１９を出力す
る。この複素誤差信号１９は複素乗算器２０によって図
示しない係数発生器から発生する係数ａと乗算されて出
力される。

複素乗算器２０の出力は各タップ調整回路１４□〜１４
ｎの端子すに供給されるので、この信号は複素乗算器１
４０ｂによって複素共投数発生器１４１の出力と乗算さ
れ、さらに複素減算器１４２において複素タップ係数１
４５から減算され出力される。複素減算器１４２の出力
を記号Ｇ１複素共投数発生器１４１の出力を２１＊、複
素送信信号をｄＫとすると、複素減算器１４２の出力は
次の（５）式のように表わせる。

Ｇ　＝　ｇｉ−（（ｙ−ｄＫ）ｘａ　）ｘｚｔ＊　　　
　＋＊＊ａ＊　（５）この（５）式の値Ｇが遅延回路１
４３でＴ秒遅延され、新たな複素タップ係数となる。こ
のようにして複素誤差信号１９が最小値になるまで繰返
し複素タップ係数が更新される。これらの計算は実際に
はディジタル・シグナル・プロセッサ等の素子を用いて
ソフトウェアによって行なわれることが多い。

また、遅延Ｔについては次のようにメモリ内データをＴ
秒毎にシフトすることによって実現している。

信号１１ｎ、　→信号１１１Ｎ−１ 信号１１８　　　→信号１１゜ 信号１１１　　　→信号１１８ 信号１１ｎ−、→信号１１ｎ 信号１１３　　→信号１１゜ 次に、データシフト回数について説明する。簡単のため
自動等化器が４タツプでメジ、遅延回路は記号１２１〜
１２．だけで構成されているとする。

このときに第３図（ｃ）に示すようなサンプリングを等
測的に行なうためには遅延回路１２□〜１２．のデータ
は次のようにシフトする 遅延回路１２１のデータ→遅延回路１２８へ遅延回路１
２．のデータ→遅延回路１２．へつま９２回のシフト操
作が必要になるが、実際には複素構成のためこの操作は
２回行なわれなければならない。このことからタップ数
Ｎの場合Ｔ秒毎に行なうシフト操作回数は次のように考
えれば良い。

今、タップ数Ｍのシフト回路がるるとシフトの回数は１
回少なくな！り（Ｍ−１）となる。この発明は並列操作
のためシフトの回数人は次のようになる。

Ａ＝２Ｘ（Ｍ−１） ＝２Ｍ−１・・・・・（６） 総タップ数Ｎは並列操作であることがらＮ＝、２Ｍとな
るので（６）式は次の（７）式のようになる。

Ａ＝２Ｍ−２＝Ｎ−２・・・・・（７）セして複素構成
であるため同じ構成のものが２組あるので、シフト回数
は２倍とな＃）次の（８）式のようになる。

Ａ　＝　（Ｎ−２）Ｘ２　　　　　　　　−−−−−　
（８）一方、従来の装置はサンプラが１個で遅延回路が
縦続に接続されているものであるから、第３図（ｃ）と
等価な動作を行なうにはル勺秒毎にデータシフトを行な
う必要がある。このため１秒間にはサンプル動作とデー
タシフト動作を各々２度行なう必要がおる。そして複素
数であることからその２倍のタップデータをシフトする
必要があるので、タップ数Ｎのものは１秒間に次の（７
）式で表わされるシフト操作回数が必要となる。

（Ｎ−１）Ｘ２Ｘ２＝４Ｘ（Ｎ−１）　　　・・・・・
（７）したがってｆ１図のもののデータシフト回数は従
来のものの半分以下となっている。

〔発明の効果〕

以上説明したようにこの発明は、サンプリング周期がず
れたサンプリングを行ないその信号を合成しているので
、従来のものに比べて等測的なデータシフトに要する時
間が半分以下とな夛、実時間処理の許容時間の許す限９
等化器のタップ数を増加して等化能力が向上するという
効果を有する。

【図面の簡単な説明】

牙１図はこの発明の一実施例を示す回路図、第２図はタ
ップ調整回路の詳細を示す回路図、牙３図はサンプリン
グ状態を表わす波形図、８４図は従来の一例を示す回路
図、ｆ５図は牙４図に示す装置の動作を示すフローチャ
ートでおる。 １０．２０・・・・サンプラ、１１１〜１１ｎ。 １４４・・・・信号、１２．１４３・・・・遅延回路、
１３□〜１３ｎ・・・・タップ、１４□〜１４ｎ・・・
・タップ調整回路、１５・・・・複素加算器、１６・・
・・複素出力、１７，１４２・・・・複素減算器、１８
・・・・複素送信信号、１９・・・・複素誤差信号、２
０，１４０・・・・複素乗算器、１４１・・・・複素共
投数発生器、１４５・・・・複素タップ係数。

Claims (1)

【特許請求の範囲】
1. トレーニング信号と内部信号の差である誤差信号に基づ
   いて自動等化を行なう自動等化器において、周期が等し
   くタイミングのずれたサンプリングを行なう第１および
   第２のサンプラと、それぞれのサンプラに接続され複数
   のタップを有する第１および第２の遅延回路群と、各タ
   ップの定数を誤差信号が最小値となるように調整するタ
   ップ調整回路と、タップ調整回路出力の集計値とトレー
   ニング信号とから誤差信号を求める手段とを備えたこと
   を特徴とする自動等化器。