JPH01183909A - トランスヴァーサルフィルタ - Google Patents
トランスヴァーサルフィルタInfo
- Publication number
- JPH01183909A JPH01183909A JP876388A JP876388A JPH01183909A JP H01183909 A JPH01183909 A JP H01183909A JP 876388 A JP876388 A JP 876388A JP 876388 A JP876388 A JP 876388A JP H01183909 A JPH01183909 A JP H01183909A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- transversal filter
- input signal
- sampling
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 abstract description 26
- 238000001514 detection method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 230000001360 synchronised effect Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、トランスヴァーサルフィルタに関する。
従来、モデムの復調部に於て、PSK変調またはQAM
変調された信号を復調する場合、同期検波方式が多く用
いられてきた。同期検波方式を第6図に示す。本従来例
はサンプリングクロック6に従って入力信号1と正弦波
を乗算する検破回路2と、同時に、サンプリングクロッ
ク6に従って検破回路2の出力をフィルタリングする低
域通過特性を有するトランスヴァーサルフィルタ3と、
トランスウ゛アーサルフィルタ3の出力をデータレート
クロック7に従ってサンプリングするスイッチ回路4か
ら構成されている。従来のトランスウ゛アーサルフィル
タ3の演算ブロック図を第7図に示ス。本従来例のトラ
ンスヴァーサルフィルタの動作を説明する。入力信号1
1は乗算器21−1により係数31−1と乗算される。
変調された信号を復調する場合、同期検波方式が多く用
いられてきた。同期検波方式を第6図に示す。本従来例
はサンプリングクロック6に従って入力信号1と正弦波
を乗算する検破回路2と、同時に、サンプリングクロッ
ク6に従って検破回路2の出力をフィルタリングする低
域通過特性を有するトランスヴァーサルフィルタ3と、
トランスウ゛アーサルフィルタ3の出力をデータレート
クロック7に従ってサンプリングするスイッチ回路4か
ら構成されている。従来のトランスウ゛アーサルフィル
タ3の演算ブロック図を第7図に示ス。本従来例のトラ
ンスヴァーサルフィルタの動作を説明する。入力信号1
1は乗算器21−1により係数31−1と乗算される。
遅延器41−1の出力は乗算器21−2により係数31
−2と乗算される。以下同様に順次演算され、遅延器4
l−(N−1)、係数31−N、乗算器21−Nの組合
せまで演算される。最後に、乗算器21−1〜21−N
の演算結果が加算器51によりすべて加算される。以上
がトランスヴァーサルフィルタ3の演算動作である。
−2と乗算される。以下同様に順次演算され、遅延器4
l−(N−1)、係数31−N、乗算器21−Nの組合
せまで演算される。最後に、乗算器21−1〜21−N
の演算結果が加算器51によりすべて加算される。以上
がトランスヴァーサルフィルタ3の演算動作である。
一本従来例の動作について説明する。検波回路2はサン
プリングクロック6に従って入力信号1に正弦波を乗じ
、その結果としてデータ成分と入力信号の高調波成分を
出力する。検波回路2の出力はトランスヴァーサルフィ
ルタ3に入力される。
プリングクロック6に従って入力信号1に正弦波を乗じ
、その結果としてデータ成分と入力信号の高調波成分を
出力する。検波回路2の出力はトランスヴァーサルフィ
ルタ3に入力される。
トランスヴァーサルフィルタ3ではサンプリングクロッ
ク6に従って上記で示したような演算が行われ、入力信
号の高調波が取り除かれたデータ成分のみが出力される
。トランスヴァーサルフィルタ3の出力はスイッチ回路
4により、データレートクロック7でサンプリングされ
復調データを出力する。同期検波の演算をディジタル信
号処理するためには入力信号の周波数帯域の2倍の周波
数でサンプリングを行う必要があり、通常9.6KHz
がよく用いられる。また、復調されたデータのレートは
前記サンプリング周波数より低く、例えばデータレート
を600Hzとすると、16回のトランスヴァーサルフ
ィルタの演算のうち、1回の演算結果だけがスイッチ回
路4より出力され、他の演算によって得られた結果はス
イッチ回路4より出力されない。
ク6に従って上記で示したような演算が行われ、入力信
号の高調波が取り除かれたデータ成分のみが出力される
。トランスヴァーサルフィルタ3の出力はスイッチ回路
4により、データレートクロック7でサンプリングされ
復調データを出力する。同期検波の演算をディジタル信
号処理するためには入力信号の周波数帯域の2倍の周波
数でサンプリングを行う必要があり、通常9.6KHz
がよく用いられる。また、復調されたデータのレートは
前記サンプリング周波数より低く、例えばデータレート
を600Hzとすると、16回のトランスヴァーサルフ
ィルタの演算のうち、1回の演算結果だけがスイッチ回
路4より出力され、他の演算によって得られた結果はス
イッチ回路4より出力されない。
以上説明したように、従来のトランスヴァーサルフィル
タの演算はサンプリングクロック毎に演算されていたた
め、演算結果はサンプリングクロック毎に出力されてい
たが、実際に必要な演算結果がサンプリングクロックよ
り遅い周期を持つクロック毎である場合には、無効な演
算をしなければならず全体の演算台を増大させるという
欠点があった。
タの演算はサンプリングクロック毎に演算されていたた
め、演算結果はサンプリングクロック毎に出力されてい
たが、実際に必要な演算結果がサンプリングクロックよ
り遅い周期を持つクロック毎である場合には、無効な演
算をしなければならず全体の演算台を増大させるという
欠点があった。
上述した従来のトランスヴァーサルフィルタに対し、本
発明はトランスヴァーサルフィルタにおける乗算、加算
の演算及び遅延データのシフトといった操作をサンプリ
ングクロックより周期の遅いクロック毎に行い、演算を
行わないときのサンプリングクロックでは遅延データの
シフトのみを行うという相違点を有する。
発明はトランスヴァーサルフィルタにおける乗算、加算
の演算及び遅延データのシフトといった操作をサンプリ
ングクロックより周期の遅いクロック毎に行い、演算を
行わないときのサンプリングクロックでは遅延データの
シフトのみを行うという相違点を有する。
本発明は、(N−1)個の遅延器と、入力信号と第1番
目の係数、第1番目の遅延器と第2番目の係数、…、第
(N−1)番目の遅延器と第N番目の係数をそれぞれ乗
算するN個の乗算器と、前記乗算器の出力をすべて加算
する加算器とによって構成されるトランスヴァーサルフ
ィルタにおいて、第1のクロックと、前記第1のクロッ
クをn分周した第2のクロックがある時、第1のクロッ
クまたは第2のクロックが“0“から“1′または“1
++から″O”へ変化した時にデータのシフトを行う
前記遅延器と、第2のクロックが“O”から“1゛また
は°“1″から“0”へ変化した時に演算を行う前記乗
算器及び前記加算器と、第2のりOyりが0”から“1
uまたは“1”から“′0″へ変化した時に前記入力
信号及び前記乗算器の出力を前記加算器へ入力するスイ
ッチ回路とによって構成される。
目の係数、第1番目の遅延器と第2番目の係数、…、第
(N−1)番目の遅延器と第N番目の係数をそれぞれ乗
算するN個の乗算器と、前記乗算器の出力をすべて加算
する加算器とによって構成されるトランスヴァーサルフ
ィルタにおいて、第1のクロックと、前記第1のクロッ
クをn分周した第2のクロックがある時、第1のクロッ
クまたは第2のクロックが“0“から“1′または“1
++から″O”へ変化した時にデータのシフトを行う
前記遅延器と、第2のクロックが“O”から“1゛また
は°“1″から“0”へ変化した時に演算を行う前記乗
算器及び前記加算器と、第2のりOyりが0”から“1
uまたは“1”から“′0″へ変化した時に前記入力
信号及び前記乗算器の出力を前記加算器へ入力するスイ
ッチ回路とによって構成される。
〔実施例1〕
本発明のトランスヴァーサルフィルタを第1図ニ示ス。
本発明のトランスヴァーサルフィルタは乗算器20−1
〜N、遅延器40−1〜(N−1)、加算器50.スイ
ッチ回路60−1〜Nから構成される。本発明のトラン
スヴァーサルフィルタの動作を説明する。動作はクロッ
ク70とクロック70より周期の遅いクロック8002
つのクロックにより行われる。一般にクロック80はク
ロック70を分周したものであり、クロック70とクロ
ック80の関係を第2図に示す。またクロックの“0″
から“1”への変化(以後、立ち上がりと書く)によっ
て動作が行われるものとする。もちろん“1”から“0
”の変化の時に動作するとしてもなんら動作に相違は生
じない。クロック70の立ち上がりとクロック80の立
ち上がりが一致しているときには次の動作を行う。スイ
ッチ回路60−1が閉じられ、入力信号10は乗算器2
0−1へ入力される。入力信号10は乗算器20−1に
より係数30−1と乗算される。
〜N、遅延器40−1〜(N−1)、加算器50.スイ
ッチ回路60−1〜Nから構成される。本発明のトラン
スヴァーサルフィルタの動作を説明する。動作はクロッ
ク70とクロック70より周期の遅いクロック8002
つのクロックにより行われる。一般にクロック80はク
ロック70を分周したものであり、クロック70とクロ
ック80の関係を第2図に示す。またクロックの“0″
から“1”への変化(以後、立ち上がりと書く)によっ
て動作が行われるものとする。もちろん“1”から“0
”の変化の時に動作するとしてもなんら動作に相違は生
じない。クロック70の立ち上がりとクロック80の立
ち上がりが一致しているときには次の動作を行う。スイ
ッチ回路60−1が閉じられ、入力信号10は乗算器2
0−1へ入力される。入力信号10は乗算器20−1に
より係数30−1と乗算される。
スイッチ回路60−2が閉じられ、遅延器4〇−1の出
力は乗算器20−2へ入力される。遅延器40−1の出
力は乗算器20−2により係数30−2と乗算される。
力は乗算器20−2へ入力される。遅延器40−1の出
力は乗算器20−2により係数30−2と乗算される。
以下同様にスイッチ回路6〇−3〜Nがすべて閉じられ
、乗算器20−3〜Nによって遅延器40−2〜(N−
1)の出力と係数30−3〜Nが乗算される。最後に、
乗算器20−1〜20−Nの演算結果が加算器50によ
りすべて加算され、トランスヴァーサルフィルタの演算
結果が出力される。以上が本発明のトランスヴァーサル
フィルタの演算動作である。
、乗算器20−3〜Nによって遅延器40−2〜(N−
1)の出力と係数30−3〜Nが乗算される。最後に、
乗算器20−1〜20−Nの演算結果が加算器50によ
りすべて加算され、トランスヴァーサルフィルタの演算
結果が出力される。以上が本発明のトランスヴァーサル
フィルタの演算動作である。
本発明の第1の実施例は本発明のトランスヴアーサルフ
ィルタを従来例と同様な同期検波方式に適用したもので
ある。本実施例の同期検波方式を第3図に示す。本実施
例はサンプリングクロック70に従って入力信号1と正
弦波を乗算する検波回路2と、サンプリングクロック7
0とデータレートクロック80に従って検波回路2の出
力をフィルタリングする低域通過特性を有するトランス
ヴァーサルフィルタ8から構成されている。
ィルタを従来例と同様な同期検波方式に適用したもので
ある。本実施例の同期検波方式を第3図に示す。本実施
例はサンプリングクロック70に従って入力信号1と正
弦波を乗算する検波回路2と、サンプリングクロック7
0とデータレートクロック80に従って検波回路2の出
力をフィルタリングする低域通過特性を有するトランス
ヴァーサルフィルタ8から構成されている。
本実施例の動作について説明する。検波回路2はサンプ
リングクロック70に従って入力信号1に正弦波を乗じ
、その結果としてデータ成分と入力信号の高調波成分を
出力する。検波回路2の出力はトランスヴァーサルフィ
ルタ8に入力される。
リングクロック70に従って入力信号1に正弦波を乗じ
、その結果としてデータ成分と入力信号の高調波成分を
出力する。検波回路2の出力はトランスヴァーサルフィ
ルタ8に入力される。
トランスヴァーサルフィルタ8ではサンプリングクロッ
ク70とデータクロック80に従って上記で示したよう
な演算が行われ、入力信号の高調波が取り除かれたデー
タ成分のみが出力される。この出力は既にデータレート
でサンプリングされており、復調データとなっている。
ク70とデータクロック80に従って上記で示したよう
な演算が行われ、入力信号の高調波が取り除かれたデー
タ成分のみが出力される。この出力は既にデータレート
でサンプリングされており、復調データとなっている。
〔実施例2〕
本発明の第2の実施例は特に用途を限定せずに、トラン
スヴァーサルフィルタの出力をダウンサンプルするシス
テムに応用した場合について説明する。第2の実施例の
ブロック図を第4図に示す。
スヴァーサルフィルタの出力をダウンサンプルするシス
テムに応用した場合について説明する。第2の実施例の
ブロック図を第4図に示す。
本実施例は、2つの本発明のトランスヴァーサルフィル
タ100,101と、従来のトランスヴァーサルフィル
タ102から構成される。トランスヴァーサルフィルタ
100はサンプリングクロック200で演算され、トラ
ンスヴァーサルフィルタ101はクロック201で演算
され、トランスヴァーサルフィルタ102はクロック2
02で演算される。クロック200,201,202の
関係は第5図に示す。トランスヴァーサルフィルタ(以
後単にフィルタと呼ぶ)100はサンプリングクロック
200に従ってデータを入力しデータをシフトする。ま
た、サンプリングクロック200とり四ツク201の立
ち上がりが一致しているときにはデータの入力、演算、
シフトを行い、演算結果をフィルタ101へ出力する。
タ100,101と、従来のトランスヴァーサルフィル
タ102から構成される。トランスヴァーサルフィルタ
100はサンプリングクロック200で演算され、トラ
ンスヴァーサルフィルタ101はクロック201で演算
され、トランスヴァーサルフィルタ102はクロック2
02で演算される。クロック200,201,202の
関係は第5図に示す。トランスヴァーサルフィルタ(以
後単にフィルタと呼ぶ)100はサンプリングクロック
200に従ってデータを入力しデータをシフトする。ま
た、サンプリングクロック200とり四ツク201の立
ち上がりが一致しているときにはデータの入力、演算、
シフトを行い、演算結果をフィルタ101へ出力する。
フィルタ101はクロック201に従ってデータを入力
しデータをシフトする。また、クロック201とクロッ
ク202の立ち上がりが一致しているときにはデータの
入力、演算、シフトを行い、演算結果をフィルタ102
へ出力する。フィルタ102はクロック202に従って
データを入力し、演算、シフトを行い、結果を出力する
。以上の様に本実施例では各フィルタの全段のフィルタ
での演算量を減少させている。
しデータをシフトする。また、クロック201とクロッ
ク202の立ち上がりが一致しているときにはデータの
入力、演算、シフトを行い、演算結果をフィルタ102
へ出力する。フィルタ102はクロック202に従って
データを入力し、演算、シフトを行い、結果を出力する
。以上の様に本実施例では各フィルタの全段のフィルタ
での演算量を減少させている。
以上説明したように、本発明はトランスヴァーサルフィ
ルタにおける処理のうち、乗算、加算と言った処理の複
雑な操作についての演算をサンプリングクロックではな
く、ダウンサンプリングするクロックで行うことによっ
て、全体の演算量をサンプリングクロックと、ダウンサ
ンツブりングするクロックに比例して減少させることが
できるといった効果がある。
ルタにおける処理のうち、乗算、加算と言った処理の複
雑な操作についての演算をサンプリングクロックではな
く、ダウンサンプリングするクロックで行うことによっ
て、全体の演算量をサンプリングクロックと、ダウンサ
ンツブりングするクロックに比例して減少させることが
できるといった効果がある。
第1図は本発明のトランスヴァーサルフィルタの演算ブ
ロック図、第2図は本発明の第1の実施例の構成を示し
た図、第3図は第1の実施例におけるクロックの関係を
示した図、第4図は本発明の第2の実施例の構成を示し
たブロック図、第5図は第2の実施例におけるりQ−)
りの関係を示した図、第6図は同期検波方式を示したブ
ロック図、第7図は従来のトランスヴァーサルフィルタ
の演算ブロック図を示す図。 2・・・・・・検波回路、3 、100,101,10
2・・・・・・トランスヴァーサルフィルタ、4・・・
・・・スイッチ回路、20−1〜N、21−1〜N・・
・・・・乗算器、3〇−1〜N、31−1〜N・・・・
・・係数、40−1〜N。 41−1〜N・・・・・・遅延器、50.51・・・・
・・加算器、60−1〜N・・・・・・スイッチ回路。 代理人 弁理士 内 原 音 α1ρ J1+LD 々 に
ロック図、第2図は本発明の第1の実施例の構成を示し
た図、第3図は第1の実施例におけるクロックの関係を
示した図、第4図は本発明の第2の実施例の構成を示し
たブロック図、第5図は第2の実施例におけるりQ−)
りの関係を示した図、第6図は同期検波方式を示したブ
ロック図、第7図は従来のトランスヴァーサルフィルタ
の演算ブロック図を示す図。 2・・・・・・検波回路、3 、100,101,10
2・・・・・・トランスヴァーサルフィルタ、4・・・
・・・スイッチ回路、20−1〜N、21−1〜N・・
・・・・乗算器、3〇−1〜N、31−1〜N・・・・
・・係数、40−1〜N。 41−1〜N・・・・・・遅延器、50.51・・・・
・・加算器、60−1〜N・・・・・・スイッチ回路。 代理人 弁理士 内 原 音 α1ρ J1+LD 々 に
Claims (1)
- (N−1)個の遅延器と、入力信号と第1番目の係数、
第1番目の遅延器と第2番目の係数、…、第(N−1)
番目の遅延器と第N番目の係数をそれぞれ乗算するN個
の乗算器と、前記乗算器の出力をすべて加算する加算器
とによって構成されるトランスヴァーサルフィルタにお
いて、第1のクロックと、前記第1のクロックをn分周
した第2のクロックがある時、第1のクロックまたは第
2のクロックが“0”から“1”または“1”から“0
”へ変化した時にデータのシフトを行う前記遅延器と、
第2のクロックが“0”から“1”または“1”から“
0”へ変化した時に演算を行う前記乗算器及び前記加算
器と、第2のクロックが“0”から“1”または“1”
から“0”へ変化した時に前記入力信号及び前記乗算器
の出力を前記加算器へ入力するスイッチ回路とを有する
ことを特徴とするトランスヴァーサルフィルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP876388A JPH01183909A (ja) | 1988-01-18 | 1988-01-18 | トランスヴァーサルフィルタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP876388A JPH01183909A (ja) | 1988-01-18 | 1988-01-18 | トランスヴァーサルフィルタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01183909A true JPH01183909A (ja) | 1989-07-21 |
Family
ID=11701955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP876388A Pending JPH01183909A (ja) | 1988-01-18 | 1988-01-18 | トランスヴァーサルフィルタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01183909A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004004264A1 (ja) * | 2002-06-28 | 2004-01-08 | Advantest Corporation | 検波器、試験装置、試験方法、及びプログラム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5215212A (en) * | 1975-07-23 | 1977-02-04 | Codex Corp | Receiver |
JPS6229219A (ja) * | 1985-07-29 | 1987-02-07 | Nippon Precision Saakitsutsu Kk | アナログ信号の標本化回路 |
JPS63144612A (ja) * | 1986-12-09 | 1988-06-16 | Hitachi Denshi Ltd | 自動等化器 |
-
1988
- 1988-01-18 JP JP876388A patent/JPH01183909A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5215212A (en) * | 1975-07-23 | 1977-02-04 | Codex Corp | Receiver |
JPS6229219A (ja) * | 1985-07-29 | 1987-02-07 | Nippon Precision Saakitsutsu Kk | アナログ信号の標本化回路 |
JPS63144612A (ja) * | 1986-12-09 | 1988-06-16 | Hitachi Denshi Ltd | 自動等化器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004004264A1 (ja) * | 2002-06-28 | 2004-01-08 | Advantest Corporation | 検波器、試験装置、試験方法、及びプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040103133A1 (en) | Decimating filter | |
US7492848B2 (en) | Method and apparatus for efficient multi-stage FIR filters | |
EP1262019B1 (en) | Apparatus for splitting the frequency band of an input signal | |
US4972358A (en) | Computation of discrete fourier transform using recursive techniques | |
JPH08307157A (ja) | 復調器で算術演算を実施する回路 | |
US4567442A (en) | Method and apparatus for demodulating time-discrete frequency-modulated signals | |
US4794556A (en) | Method and apparatus for sampling in-phase and quadrature components | |
JPH01183909A (ja) | トランスヴァーサルフィルタ | |
US8615538B1 (en) | Sub-filtering finite impulse response (FIR) filter for frequency search capability | |
Ahuja et al. | Variable digital filters | |
JPH06216650A (ja) | 単側波帯信号の位相信号と包絡線信号を抽出するためのディジタル回路 | |
JP2526990B2 (ja) | 非巡回形ダウンサンプリングフィルタ | |
JPH071850B2 (ja) | デイジタル処理fm変調装置 | |
US7349491B2 (en) | Frequency shaping stream signal processor | |
US6324222B1 (en) | Digital receiver with polyphase structure | |
JP2914979B2 (ja) | 周波数変換装置 | |
JP2901427B2 (ja) | Fm復調器 | |
JPS62178046A (ja) | 復調器 | |
Bliss et al. | The roundoff noise of pipelined scattered look-ahead IIR digital filters with decomposition | |
Thyagarajan et al. | Digital Filter Structures | |
Boashash et al. | An Efficient Implementation For Real Time Applications Of The Wigner-Ville Distribution | |
JPS6229214A (ja) | 自己相関フイルタの設計方法 | |
Yeh | Power Spectrum Estimation by using Digital Frequency Tracking Filter | |
JPS62236203A (ja) | デイジタルフイルタ | |
JPH04271507A (ja) | ディジタルトランスバーサルフィルタ |