JPH01183909A - トランスヴァーサルフィルタ - Google Patents
トランスヴァーサルフィルタInfo
- Publication number
- JPH01183909A JPH01183909A JP876388A JP876388A JPH01183909A JP H01183909 A JPH01183909 A JP H01183909A JP 876388 A JP876388 A JP 876388A JP 876388 A JP876388 A JP 876388A JP H01183909 A JPH01183909 A JP H01183909A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- transversal filter
- input signal
- sampling
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 abstract description 26
- 238000001514 detection method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 230000001360 synchronised effect Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、トランスヴァーサルフィルタに関する。
従来、モデムの復調部に於て、ＰＳＫ変調またはＱＡＭ
変調された信号を復調する場合、同期検波方式が多く用
いられてきた。同期検波方式を第６図に示す。本従来例
はサンプリングクロック６に従って入力信号１と正弦波
を乗算する検破回路２と、同時に、サンプリングクロッ
ク６に従って検破回路２の出力をフィルタリングする低
域通過特性を有するトランスヴァーサルフィルタ３と、
トランスウ゛アーサルフィルタ３の出力をデータレート
クロック７に従ってサンプリングするスイッチ回路４か
ら構成されている。従来のトランスウ゛アーサルフィル
タ３の演算ブロック図を第７図に示ス。本従来例のトラ
ンスヴァーサルフィルタの動作を説明する。入力信号１
１は乗算器２１−１により係数３１−１と乗算される。
変調された信号を復調する場合、同期検波方式が多く用
いられてきた。同期検波方式を第６図に示す。本従来例
はサンプリングクロック６に従って入力信号１と正弦波
を乗算する検破回路２と、同時に、サンプリングクロッ
ク６に従って検破回路２の出力をフィルタリングする低
域通過特性を有するトランスヴァーサルフィルタ３と、
トランスウ゛アーサルフィルタ３の出力をデータレート
クロック７に従ってサンプリングするスイッチ回路４か
ら構成されている。従来のトランスウ゛アーサルフィル
タ３の演算ブロック図を第７図に示ス。本従来例のトラ
ンスヴァーサルフィルタの動作を説明する。入力信号１
１は乗算器２１−１により係数３１−１と乗算される。
遅延器４１−１の出力は乗算器２１−２により係数３１
−２と乗算される。以下同様に順次演算され、遅延器４
ｌ−（Ｎ−１）、係数３１−Ｎ、乗算器２１−Ｎの組合
せまで演算される。最後に、乗算器２１−１〜２１−Ｎ
の演算結果が加算器５１によりすべて加算される。以上
がトランスヴァーサルフィルタ３の演算動作である。
−２と乗算される。以下同様に順次演算され、遅延器４
ｌ−（Ｎ−１）、係数３１−Ｎ、乗算器２１−Ｎの組合
せまで演算される。最後に、乗算器２１−１〜２１−Ｎ
の演算結果が加算器５１によりすべて加算される。以上
がトランスヴァーサルフィルタ３の演算動作である。
一本従来例の動作について説明する。検波回路２はサン
プリングクロック６に従って入力信号１に正弦波を乗じ
、その結果としてデータ成分と入力信号の高調波成分を
出力する。検波回路２の出力はトランスヴァーサルフィ
ルタ３に入力される。
プリングクロック６に従って入力信号１に正弦波を乗じ
、その結果としてデータ成分と入力信号の高調波成分を
出力する。検波回路２の出力はトランスヴァーサルフィ
ルタ３に入力される。
トランスヴァーサルフィルタ３ではサンプリングクロッ
ク６に従って上記で示したような演算が行われ、入力信
号の高調波が取り除かれたデータ成分のみが出力される
。トランスヴァーサルフィルタ３の出力はスイッチ回路
４により、データレートクロック７でサンプリングされ
復調データを出力する。同期検波の演算をディジタル信
号処理するためには入力信号の周波数帯域の２倍の周波
数でサンプリングを行う必要があり、通常９．６ＫＨｚ
がよく用いられる。また、復調されたデータのレートは
前記サンプリング周波数より低く、例えばデータレート
を６００Ｈｚとすると、１６回のトランスヴァーサルフ
ィルタの演算のうち、１回の演算結果だけがスイッチ回
路４より出力され、他の演算によって得られた結果はス
イッチ回路４より出力されない。
ク６に従って上記で示したような演算が行われ、入力信
号の高調波が取り除かれたデータ成分のみが出力される
。トランスヴァーサルフィルタ３の出力はスイッチ回路
４により、データレートクロック７でサンプリングされ
復調データを出力する。同期検波の演算をディジタル信
号処理するためには入力信号の周波数帯域の２倍の周波
数でサンプリングを行う必要があり、通常９．６ＫＨｚ
がよく用いられる。また、復調されたデータのレートは
前記サンプリング周波数より低く、例えばデータレート
を６００Ｈｚとすると、１６回のトランスヴァーサルフ
ィルタの演算のうち、１回の演算結果だけがスイッチ回
路４より出力され、他の演算によって得られた結果はス
イッチ回路４より出力されない。
以上説明したように、従来のトランスヴァーサルフィル
タの演算はサンプリングクロック毎に演算されていたた
め、演算結果はサンプリングクロック毎に出力されてい
たが、実際に必要な演算結果がサンプリングクロックよ
り遅い周期を持つクロック毎である場合には、無効な演
算をしなければならず全体の演算台を増大させるという
欠点があった。
タの演算はサンプリングクロック毎に演算されていたた
め、演算結果はサンプリングクロック毎に出力されてい
たが、実際に必要な演算結果がサンプリングクロックよ
り遅い周期を持つクロック毎である場合には、無効な演
算をしなければならず全体の演算台を増大させるという
欠点があった。
上述した従来のトランスヴァーサルフィルタに対し、本
発明はトランスヴァーサルフィルタにおける乗算、加算
の演算及び遅延データのシフトといった操作をサンプリ
ングクロックより周期の遅いクロック毎に行い、演算を
行わないときのサンプリングクロックでは遅延データの
シフトのみを行うという相違点を有する。
発明はトランスヴァーサルフィルタにおける乗算、加算
の演算及び遅延データのシフトといった操作をサンプリ
ングクロックより周期の遅いクロック毎に行い、演算を
行わないときのサンプリングクロックでは遅延データの
シフトのみを行うという相違点を有する。
本発明は、（Ｎ−１）個の遅延器と、入力信号と第１番
目の係数、第１番目の遅延器と第２番目の係数、…、第
（Ｎ−１）番目の遅延器と第Ｎ番目の係数をそれぞれ乗
算するＮ個の乗算器と、前記乗算器の出力をすべて加算
する加算器とによって構成されるトランスヴァーサルフ
ィルタにおいて、第１のクロックと、前記第１のクロッ
クをｎ分周した第２のクロックがある時、第１のクロッ
クまたは第２のクロックが“０“から“１′または“１
＋＋から″Ｏ”へ変化した時にデータのシフトを行う
前記遅延器と、第２のクロックが“Ｏ”から“１゛また
は°“１″から“０”へ変化した時に演算を行う前記乗
算器及び前記加算器と、第２のりＯｙりが０”から“１
ｕまたは“１”から“′０″へ変化した時に前記入力
信号及び前記乗算器の出力を前記加算器へ入力するスイ
ッチ回路とによって構成される。
目の係数、第１番目の遅延器と第２番目の係数、…、第
（Ｎ−１）番目の遅延器と第Ｎ番目の係数をそれぞれ乗
算するＮ個の乗算器と、前記乗算器の出力をすべて加算
する加算器とによって構成されるトランスヴァーサルフ
ィルタにおいて、第１のクロックと、前記第１のクロッ
クをｎ分周した第２のクロックがある時、第１のクロッ
クまたは第２のクロックが“０“から“１′または“１
＋＋から″Ｏ”へ変化した時にデータのシフトを行う
前記遅延器と、第２のクロックが“Ｏ”から“１゛また
は°“１″から“０”へ変化した時に演算を行う前記乗
算器及び前記加算器と、第２のりＯｙりが０”から“１
ｕまたは“１”から“′０″へ変化した時に前記入力
信号及び前記乗算器の出力を前記加算器へ入力するスイ
ッチ回路とによって構成される。
〔実施例１〕
本発明のトランスヴァーサルフィルタを第１図ニ示ス。
本発明のトランスヴァーサルフィルタは乗算器２０−１
〜Ｎ、遅延器４０−１〜（Ｎ−１）、加算器５０．スイ
ッチ回路６０−１〜Ｎから構成される。本発明のトラン
スヴァーサルフィルタの動作を説明する。動作はクロッ
ク７０とクロック７０より周期の遅いクロック８００２
つのクロックにより行われる。一般にクロック８０はク
ロック７０を分周したものであり、クロック７０とクロ
ック８０の関係を第２図に示す。またクロックの“０″
から“１”への変化（以後、立ち上がりと書く）によっ
て動作が行われるものとする。もちろん“１”から“０
”の変化の時に動作するとしてもなんら動作に相違は生
じない。クロック７０の立ち上がりとクロック８０の立
ち上がりが一致しているときには次の動作を行う。スイ
ッチ回路６０−１が閉じられ、入力信号１０は乗算器２
０−１へ入力される。入力信号１０は乗算器２０−１に
より係数３０−１と乗算される。
〜Ｎ、遅延器４０−１〜（Ｎ−１）、加算器５０．スイ
ッチ回路６０−１〜Ｎから構成される。本発明のトラン
スヴァーサルフィルタの動作を説明する。動作はクロッ
ク７０とクロック７０より周期の遅いクロック８００２
つのクロックにより行われる。一般にクロック８０はク
ロック７０を分周したものであり、クロック７０とクロ
ック８０の関係を第２図に示す。またクロックの“０″
から“１”への変化（以後、立ち上がりと書く）によっ
て動作が行われるものとする。もちろん“１”から“０
”の変化の時に動作するとしてもなんら動作に相違は生
じない。クロック７０の立ち上がりとクロック８０の立
ち上がりが一致しているときには次の動作を行う。スイ
ッチ回路６０−１が閉じられ、入力信号１０は乗算器２
０−１へ入力される。入力信号１０は乗算器２０−１に
より係数３０−１と乗算される。
スイッチ回路６０−２が閉じられ、遅延器４〇−１の出
力は乗算器２０−２へ入力される。遅延器４０−１の出
力は乗算器２０−２により係数３０−２と乗算される。
力は乗算器２０−２へ入力される。遅延器４０−１の出
力は乗算器２０−２により係数３０−２と乗算される。
以下同様にスイッチ回路６〇−３〜Ｎがすべて閉じられ
、乗算器２０−３〜Ｎによって遅延器４０−２〜（Ｎ−
１）の出力と係数３０−３〜Ｎが乗算される。最後に、
乗算器２０−１〜２０−Ｎの演算結果が加算器５０によ
りすべて加算され、トランスヴァーサルフィルタの演算
結果が出力される。以上が本発明のトランスヴァーサル
フィルタの演算動作である。
、乗算器２０−３〜Ｎによって遅延器４０−２〜（Ｎ−
１）の出力と係数３０−３〜Ｎが乗算される。最後に、
乗算器２０−１〜２０−Ｎの演算結果が加算器５０によ
りすべて加算され、トランスヴァーサルフィルタの演算
結果が出力される。以上が本発明のトランスヴァーサル
フィルタの演算動作である。
本発明の第１の実施例は本発明のトランスヴアーサルフ
ィルタを従来例と同様な同期検波方式に適用したもので
ある。本実施例の同期検波方式を第３図に示す。本実施
例はサンプリングクロック７０に従って入力信号１と正
弦波を乗算する検波回路２と、サンプリングクロック７
０とデータレートクロック８０に従って検波回路２の出
力をフィルタリングする低域通過特性を有するトランス
ヴァーサルフィルタ８から構成されている。
ィルタを従来例と同様な同期検波方式に適用したもので
ある。本実施例の同期検波方式を第３図に示す。本実施
例はサンプリングクロック７０に従って入力信号１と正
弦波を乗算する検波回路２と、サンプリングクロック７
０とデータレートクロック８０に従って検波回路２の出
力をフィルタリングする低域通過特性を有するトランス
ヴァーサルフィルタ８から構成されている。
本実施例の動作について説明する。検波回路２はサンプ
リングクロック７０に従って入力信号１に正弦波を乗じ
、その結果としてデータ成分と入力信号の高調波成分を
出力する。検波回路２の出力はトランスヴァーサルフィ
ルタ８に入力される。
リングクロック７０に従って入力信号１に正弦波を乗じ
、その結果としてデータ成分と入力信号の高調波成分を
出力する。検波回路２の出力はトランスヴァーサルフィ
ルタ８に入力される。
トランスヴァーサルフィルタ８ではサンプリングクロッ
ク７０とデータクロック８０に従って上記で示したよう
な演算が行われ、入力信号の高調波が取り除かれたデー
タ成分のみが出力される。この出力は既にデータレート
でサンプリングされており、復調データとなっている。
ク７０とデータクロック８０に従って上記で示したよう
な演算が行われ、入力信号の高調波が取り除かれたデー
タ成分のみが出力される。この出力は既にデータレート
でサンプリングされており、復調データとなっている。
〔実施例２〕
本発明の第２の実施例は特に用途を限定せずに、トラン
スヴァーサルフィルタの出力をダウンサンプルするシス
テムに応用した場合について説明する。第２の実施例の
ブロック図を第４図に示す。
スヴァーサルフィルタの出力をダウンサンプルするシス
テムに応用した場合について説明する。第２の実施例の
ブロック図を第４図に示す。
本実施例は、２つの本発明のトランスヴァーサルフィル
タ１００，１０１と、従来のトランスヴァーサルフィル
タ１０２から構成される。トランスヴァーサルフィルタ
１００はサンプリングクロック２００で演算され、トラ
ンスヴァーサルフィルタ１０１はクロック２０１で演算
され、トランスヴァーサルフィルタ１０２はクロック２
０２で演算される。クロック２００，２０１，２０２の
関係は第５図に示す。トランスヴァーサルフィルタ（以
後単にフィルタと呼ぶ）１００はサンプリングクロック
２００に従ってデータを入力しデータをシフトする。ま
た、サンプリングクロック２００とり四ツク２０１の立
ち上がりが一致しているときにはデータの入力、演算、
シフトを行い、演算結果をフィルタ１０１へ出力する。
タ１００，１０１と、従来のトランスヴァーサルフィル
タ１０２から構成される。トランスヴァーサルフィルタ
１００はサンプリングクロック２００で演算され、トラ
ンスヴァーサルフィルタ１０１はクロック２０１で演算
され、トランスヴァーサルフィルタ１０２はクロック２
０２で演算される。クロック２００，２０１，２０２の
関係は第５図に示す。トランスヴァーサルフィルタ（以
後単にフィルタと呼ぶ）１００はサンプリングクロック
２００に従ってデータを入力しデータをシフトする。ま
た、サンプリングクロック２００とり四ツク２０１の立
ち上がりが一致しているときにはデータの入力、演算、
シフトを行い、演算結果をフィルタ１０１へ出力する。
フィルタ１０１はクロック２０１に従ってデータを入力
しデータをシフトする。また、クロック２０１とクロッ
ク２０２の立ち上がりが一致しているときにはデータの
入力、演算、シフトを行い、演算結果をフィルタ１０２
へ出力する。フィルタ１０２はクロック２０２に従って
データを入力し、演算、シフトを行い、結果を出力する
。以上の様に本実施例では各フィルタの全段のフィルタ
での演算量を減少させている。
しデータをシフトする。また、クロック２０１とクロッ
ク２０２の立ち上がりが一致しているときにはデータの
入力、演算、シフトを行い、演算結果をフィルタ１０２
へ出力する。フィルタ１０２はクロック２０２に従って
データを入力し、演算、シフトを行い、結果を出力する
。以上の様に本実施例では各フィルタの全段のフィルタ
での演算量を減少させている。
以上説明したように、本発明はトランスヴァーサルフィ
ルタにおける処理のうち、乗算、加算と言った処理の複
雑な操作についての演算をサンプリングクロックではな
く、ダウンサンプリングするクロックで行うことによっ
て、全体の演算量をサンプリングクロックと、ダウンサ
ンツブりングするクロックに比例して減少させることが
できるといった効果がある。
ルタにおける処理のうち、乗算、加算と言った処理の複
雑な操作についての演算をサンプリングクロックではな
く、ダウンサンプリングするクロックで行うことによっ
て、全体の演算量をサンプリングクロックと、ダウンサ
ンツブりングするクロックに比例して減少させることが
できるといった効果がある。
第１図は本発明のトランスヴァーサルフィルタの演算ブ
ロック図、第２図は本発明の第１の実施例の構成を示し
た図、第３図は第１の実施例におけるクロックの関係を
示した図、第４図は本発明の第２の実施例の構成を示し
たブロック図、第５図は第２の実施例におけるりＱ−）
りの関係を示した図、第６図は同期検波方式を示したブ
ロック図、第７図は従来のトランスヴァーサルフィルタ
の演算ブロック図を示す図。 ２・・・・・・検波回路、３ 、１００，１０１，１０
２・・・・・・トランスヴァーサルフィルタ、４・・・
・・・スイッチ回路、２０−１〜Ｎ、２１−１〜Ｎ・・
・・・・乗算器、３〇−１〜Ｎ、３１−１〜Ｎ・・・・
・・係数、４０−１〜Ｎ。 ４１−１〜Ｎ・・・・・・遅延器、５０．５１・・・・
・・加算器、６０−１〜Ｎ・・・・・・スイッチ回路。 代理人 弁理士 内 原 音 α１ρ Ｊ１＋ＬＤ 々 に
ロック図、第２図は本発明の第１の実施例の構成を示し
た図、第３図は第１の実施例におけるクロックの関係を
示した図、第４図は本発明の第２の実施例の構成を示し
たブロック図、第５図は第２の実施例におけるりＱ−）
りの関係を示した図、第６図は同期検波方式を示したブ
ロック図、第７図は従来のトランスヴァーサルフィルタ
の演算ブロック図を示す図。 ２・・・・・・検波回路、３ 、１００，１０１，１０
２・・・・・・トランスヴァーサルフィルタ、４・・・
・・・スイッチ回路、２０−１〜Ｎ、２１−１〜Ｎ・・
・・・・乗算器、３〇−１〜Ｎ、３１−１〜Ｎ・・・・
・・係数、４０−１〜Ｎ。 ４１−１〜Ｎ・・・・・・遅延器、５０．５１・・・・
・・加算器、６０−１〜Ｎ・・・・・・スイッチ回路。 代理人 弁理士 内 原 音 α１ρ Ｊ１＋ＬＤ 々 に
Claims (1)
- （Ｎ−１）個の遅延器と、入力信号と第１番目の係数、
第１番目の遅延器と第２番目の係数、…、第（Ｎ−１）
番目の遅延器と第Ｎ番目の係数をそれぞれ乗算するＮ個
の乗算器と、前記乗算器の出力をすべて加算する加算器
とによって構成されるトランスヴァーサルフィルタにお
いて、第１のクロックと、前記第１のクロックをｎ分周
した第２のクロックがある時、第１のクロックまたは第
２のクロックが“０”から“１”または“１”から“０
”へ変化した時にデータのシフトを行う前記遅延器と、
第２のクロックが“０”から“１”または“１”から“
０”へ変化した時に演算を行う前記乗算器及び前記加算
器と、第２のクロックが“０”から“１”または“１”
から“０”へ変化した時に前記入力信号及び前記乗算器
の出力を前記加算器へ入力するスイッチ回路とを有する
ことを特徴とするトランスヴァーサルフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP876388A JPH01183909A (ja) | 1988-01-18 | 1988-01-18 | トランスヴァーサルフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP876388A JPH01183909A (ja) | 1988-01-18 | 1988-01-18 | トランスヴァーサルフィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01183909A true JPH01183909A (ja) | 1989-07-21 |
Family
ID=11701955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP876388A Pending JPH01183909A (ja) | 1988-01-18 | 1988-01-18 | トランスヴァーサルフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01183909A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004004264A1 (ja) * | 2002-06-28 | 2004-01-08 | Advantest Corporation | 検波器、試験装置、試験方法、及びプログラム |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5215212A (en) * | 1975-07-23 | 1977-02-04 | Codex Corp | Receiver |
| JPS6229219A (ja) * | 1985-07-29 | 1987-02-07 | Nippon Precision Saakitsutsu Kk | アナログ信号の標本化回路 |
| JPS63144612A (ja) * | 1986-12-09 | 1988-06-16 | Hitachi Denshi Ltd | 自動等化器 |
-
1988
- 1988-01-18 JP JP876388A patent/JPH01183909A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5215212A (en) * | 1975-07-23 | 1977-02-04 | Codex Corp | Receiver |
| JPS6229219A (ja) * | 1985-07-29 | 1987-02-07 | Nippon Precision Saakitsutsu Kk | アナログ信号の標本化回路 |
| JPS63144612A (ja) * | 1986-12-09 | 1988-06-16 | Hitachi Denshi Ltd | 自動等化器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004004264A1 (ja) * | 2002-06-28 | 2004-01-08 | Advantest Corporation | 検波器、試験装置、試験方法、及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3619586A (en) | Universal digital filter for linear discrete systems | |
| US20040103133A1 (en) | Decimating filter | |
| US7492848B2 (en) | Method and apparatus for efficient multi-stage FIR filters | |
| EP1262019B1 (en) | Apparatus for splitting the frequency band of an input signal | |
| CA2191284C (en) | Ecg filter and slew rate limiter for filtering an ecg signal | |
| US4972358A (en) | Computation of discrete fourier transform using recursive techniques | |
| JPH08307157A (ja) | 復調器で算術演算を実施する回路 | |
| JPH01183909A (ja) | トランスヴァーサルフィルタ | |
| US8615538B1 (en) | Sub-filtering finite impulse response (FIR) filter for frequency search capability | |
| JPH06216650A (ja) | 単側波帯信号の位相信号と包絡線信号を抽出するためのディジタル回路 | |
| US5729574A (en) | Single channel FIR filter architecture to perform combined/parallel filtering of multiple (quadrature) signals | |
| JP2526990B2 (ja) | 非巡回形ダウンサンプリングフィルタ | |
| Mintzer | Parallel and cascade microprocessor implementations for digital signal processing | |
| JPH071850B2 (ja) | デイジタル処理ｆｍ変調装置 | |
| US7349491B2 (en) | Frequency shaping stream signal processor | |
| US6324222B1 (en) | Digital receiver with polyphase structure | |
| JP2914979B2 (ja) | 周波数変換装置 | |
| JP2901427B2 (ja) | Ｆｍ復調器 | |
| JPS62178046A (ja) | 復調器 | |
| Bliss et al. | The roundoff noise of pipelined scattered look-ahead IIR digital filters with decomposition | |
| Thyagarajan et al. | Digital Filter Structures | |
| Boashash et al. | An Efficient Implementation For Real Time Applications Of The Wigner-Ville Distribution | |
| JPS6229214A (ja) | 自己相関フイルタの設計方法 | |
| Yeh | Power Spectrum Estimation by using Digital Frequency Tracking Filter | |
| JPS62236203A (ja) | デイジタルフイルタ |