JPS63141164A - デ−タ転送回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル接続のインタフェースに係シ、特に
系のクロック周波数が同一である第１の系回路（以下、
Ａ系回路と呼称する）から第２の系回路（以下、Ｂ系回
路と呼称する）へそのＡ系回路の第１系クロック信号（
以下、Ａ系クロック信号と呼称する）の立上り点とデー
タの変化点が一致する時間関係で上記データを受け渡す
データ転送回路に関するものである。

〔従来の技術〕

従来のこの種の回路は、第１の系（以下、Ａ系と呼称す
る）と第２の系（以下、Ｂ系と呼称する）のクロックの
位相が定まらないため、メモリなどを使用して読み出し
、書き“込みが可能な回路を構成し、データの転送を行
なう。そして、このメモリの制御として、読み出し、書
き込みカウンタ、さらに非同期に読み出し、書き込みを
行なう制御回路およびメモリのアンダー７０−、オーバ
ー７ロー制御回路とから構成する方法が用いられている
０ 〔発明が解決しようとする問題点〕 上述した従来のデータ転送回路では、構成が複雑でハー
ド規模が大きく、消費電力が多く々るという問題点があ
った。

〔問題点を解決するための手段〕

本発明のデータ転送回路は、系のクロック周波数が同一
であるＡ系回路からＢ系回路へそのＡ系回路のＡ系クロ
ック信号の立上シ点とデータの変化点が一致する時間関
係で上記データを受け渡すデータ転送回路であって、上
記Ａ系クロック信号と第２の系回路（以下、Ｂ系回路と
呼称する）のＢ系クロック信号との排他的論理和をとる
排他的論理和回路と、この排他的論理和回路の出力の交
流成分を除去する低域ｐ波回路と、この低域Ｆ波回路の
出力を入力とするシュミットトリガ回路と、このシュミ
ットトリガ回路の出力の切替信号を入力しこめ切替信号
が％ｐルベルのとき上記Ｂ系クロック信号の反転したク
ロック信号を出力し上記切替信号が％　ＨＩレベルのと
き上記Ｂ系クロック信号を出力するよう出力を切替える
切替回路と、この切替回路の出力の立上シ点にて上記Ａ
系回路からのデータを取シ込むレジスタとを備えてなる
ようにしたものである。

〔作用〕

本発明においては、入力されるＡ系クロック信号とＢ系
クロック信号との排他的論理和をとシ、その論理和出力
の交流成分を低域Ｆ波器で除去し、その出力をシュミッ
トトリガ回路を介して切替回路の切替制御端子に供給し
、また、上記Ｂ系クロック信号の反転した信号を選択し
、これをレジスタのクロック信号としてレジスタのクロ
ック端子へ供給する。そして、このクロック信号の位相
はレジスタの入力データをクロックの立上シで読みとる
ためレジスタ社読み誤まらず、転送出力データとして出
力する。

〔実施例〕

以下、図面に基づき本発明の実施例を詳細に説明する。

第１図は本発明の一実施例を示すブロック図でおる。

図において、１ａはＡ系データ１を入力する入力端子、
１ｂは上記Ａ系データａの変化点と立上多位相が一致す
るＡ系クロック信号すを入力する入力端子、１ｃはＡ系
クロック信号と同一周波数のＢ系りロック信号Ｃを入力
する入力端子、２は入力端子１ｂからのＡ系クロック信
号すと入力端子１ＣからのＢ系りロック信号Ｃとの排他
的論理和をとる排他的論理和回路、３はこの排他的論理
和回路２の出力の交流成分を除去する低域ｐ波回路、４
はこの低域ｐ波回路３の出力を入力とするシュミットト
リガ回路、５はこのシュミットトリガ回路４の出力の切
替信号を入力しこの切替信号が％Ｌ〃レベルのとき上記
Ｂ系クロック信号の反転したクロック信号を出力し上記
切替信号が％　ＨＩレベルのとき上記Ｂ系クロック信号
を出力するよう出力を切替える切替回路、６はこの切替
回路５の出力の立上シ点にてＡ系回路からのデータを取
り込むレジスタ、Ｔは転送出力データが得られる出力端
子である。

つぎＫこの第１図に示す実施例の動作を説明する。

まず、入力端子１ａにＡ系データａを入力し、入力端子
１ｂＫＡ系データａの変化点と立上多位相が一致するＡ
系クロック信号すを入力する。そして、この入来クロッ
ク信号すと、入力端子１ｅから入力するＡ系クロック信
号すと同一周波数のＢ系りロック信号Ｃとの出力を排他
的論理和回路２にて排他的論理和をとシ、この排他的論
理和回路２の出力信号ｄを低域ｐ波器３へ入力する。

ここで、Ａ系クロック信号す、Ｂ系りロック信号Ｃとし
ては、１つの発振器の出力は別々に同一分周比で分周し
て得られる信号が一例として挙げられる。この信号は周
波数は同一であるが、別々の分周回路で分周しているた
め両信号の位相関係が一定でない。

つぎに、低域ろ波回路３では排他的論理和回路２の出力
の交流成分を除去した信号を出力し、その直流信号ｅを
入力信号のレベルに対して立上シと立下シとのスレッシ
ホールドのレベルのＪｌるシュミットトリガ回路４へ入
力し、切替信号ｆを切替回路５へ出力する。そして、こ
の切替回路５では、切替信号ｆが％１．ルベルの時はＢ
系りロック信号Ｑの反転したクロック信号ｇを２％Ｈル
ベルの時はＢ系りロック信号Ｃを切替えて出力し、その
出力であるＢ系りロックｈはレジスタ６のクロック端子
へ供給される。ここで、このレジスタ６のデータ入力端
子には入力端子１ａからのＡ系データ龜が入力され、レ
ジスタ６の出力端子を介して転送出力データｌとして出
力端子７に送出される。

つぎに第２図と第３図および第４図を用いて第１図に示
す実施例の動作を詳細に説明する。

この第２図ないし第４図は第１図における各部信号の波
形図を示し、（ａ）　、（ｂ）　、　（ｅ）・・・（１
）はそれぞれ第１図における各部信号＠　＋　ｂ　ｔ　
＠　”　＠　＊　ｉに対応する。

第１図の入力端子ｌａ、ｌｂには第２図ないし第４図の
（ａ）　、（ｂ）に示す位相の信号、すなわち、Ａ系デ
ータ＆、Ａ系クロック信号すがそれぞれ入力する０ まず、入力端子１ｃから第２図（ｅ）　Ｋ示すような位
相の信号、すなわち、Ｂ系りロック信号Ｃが入力した場
合について説明する。

第１図のレジスタ６において、入力データとクロック信
号とが第２図の（ａ）に示すＡ系データａと（１１）に
示すＢ系りロック信号Ｃとの位相関係で入力されると仮
定した場合には、レジスタ６は第２図（ａ）に示すＡ系
データ１の信号を第２図（Ｃ）、に示すＢ系、クロック
信号Ｃの立上シで読みとるので、第２図（ａ）　Ｋ示す
Ａ系データａの変化点と、第２図（、）に示すＢ系りロ
ック信号Ｃの立上り点が一致しているためにルジスタ６
は第２図（ａ）のＡ系データａを読み誤まる。

このため、本発明では以下に説明するように、レジスタ
６のクロック信号の位相を制御する。

まず、Ａ系りロック信号ｂ（第２図伽）参照）を入力端
子１ｂを介し排他的論理和回路２・に入力端子１１！か
らのＢ系りロック信号Ｃ（第２図（＠）参照）と共に入
力し排他的論理和をとる。このときの排他的論理和回路
２の出力信号ｄは排他的論理和回路２の入力位相が同一
のために、第２図（ｄ）に示すように“Ｌ”レベルの信
号となる。この信号を低域Ｐ波回路３およびシュミット
トリガ回路４を介して切替回路５の切替制御端子に供給
し、また、入力端子１ｃからのＢ系りロック信号Ｃの反
転した信号ｇ（第２図の−）参照）を選択しレジスタ６
のクロック信号（Ｂ系りロックｈ）としてレジスタ６の
クロック端子へ供給する。このクロック信号、すなわち
、Ｂ系りロックｈの位相杜、第２図の缶）に示すように
なυ、レジスタ６０入カデータであるＡ系データａを第
２図の伽）の位相のクロックの立上シで読みとるためレ
ジスタ６は読み誤まらず、正確にＡ系データａがレジス
タ６にて入力端子１ｃから入力されるクロック系の信号
（Ｂ系りロック信号ｅ）Ｋて、＋ｔｏなく読みとられ出
力端子１に転送出力データ１（第２図の（１）参照）と
して出力する。

つぎに、入力端子１ｏから第３図（０）に示すような位
相のＢ系り四ツク信号Ｃを入力した場合について説明す
る。

このとき、排他的論理和回路２の出力信号ｄは第３図（
（１）に示すように、入力端子１ｂから入力されるＡ系
りロック信号ｂ（第３図（ｂ）参照）の２倍の周波数と
なる。この信号を低域Ｆ波回路３に入力し、交流成分が
除去され、直流分のみの第３図（ｅ）に示す直流信号・
のように、’Ｈ’レベルおよび“Ｌ”レベルの中間のレ
ベル信号とカシ、シュミットトリガ回路４に入力され、
５ｖレベルまたは％ＬＩレベルいずれかの出力がシュミ
ットトリガ回路４から出力する。

ここで、このシュミットトリガ回路４の入力は、中間レ
ベルのため、前記のように出力は不定になるがシュミッ
ト回路の動作にｉＢシュミットトリガ回路４の出力が一
定レベルとなる。そして、このシュミットトリガ回路４
の出力である切替信号ｆが第３図（ｆ）に示すように％
ＬＩレベルのとき、入力端子１＠からのＢ系りロック信
号Ｃの反転した信号ｇ（第３図（ｇ）参照）を選択し、
レジスタ６のクロック信号としてレジスタ６のクロック
端子へ供給する。このクロック信号（Ｂ系りロックｈ）
の位相は第３図色）に示すようになシ、また、シュミッ
トトリガ回路４の出力である切替信号ｆが第３図（ｆつ
のように％Ｈｌレベルのとき、入力端子１ｃからのＢ系
りロック信号Ｃを選択し、レジスタ６のクロック信号（
Ｂ系りロックｈ）としてレジスタ６のクロック端子へ供
給する。このクロック信号（Ｂ系りロックｈ）の位相は
第３図（ｈつに示すようになり、レジスタ６の入力デー
タであるＡ系データａをこれらのＢ系りロックｈ　＋　
ｈｐのクロックの立上シで読みとるためレジスタ６は読
み誤まらず、正確にＡ系データ１がレジスタ６にて、入
力端子１ｃから入力するクロック系の信号にて誤りなく
読みとられ、出力端子Ｔへ出力する。

つぎに、入力端子１ｃから第４図（ｅ）に示すような位
相のＢ系クロック信号が入力した場合について説明する
。

このとき、排他的論理和回路２の出力信号ｄは、排他的
論理和回路２に入力する信号の位相が不一致のため、第
４図（ｄ）のように％　ＨＩレベルの信号となる。この
信号を低域Ｆ波回路３およびシュミットトリガ回路４を
介して切替回路５の切替制御端子に供給し、入力端子１
ｃからのＢ系りロック信号Ｃを反転したクロック信号ｇ
（第４図−）参照）を選択し、レジスタ６のクロック信
号として、レジスタ６のクロック端子へ供給する。この
クロック信号、すなわち、Ｂ系りロックｈの位相は第４
図へ）に示すようＫなシ、レジスタ６の入力データであ
るＡ系データａをこのＢ系りロックｈの立上シで読みと
るため、レジスタ６は読み誤まらず正確にＡ系データａ
がレジスタ６にて、入力端子１ｃから入力されるクロッ
ク系の信号、すなわち、Ｂ系クロック信号（にて誤りな
く読みとられ出力端子Ｔへ出力す之。

〔発明の効果〕

以上の説明から明らかなように１本発明によれば、複雑
な手段を用いることなく、簡単でかつ消費電力が少なく
小規模表回路構成で、クロックの位相の異なる二つの回
路において、両クロックの位相関係にとられれずにデー
タの転送を行うことができるので、実用上の効果は極め
て大でおる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図と
第３図および第４図は第１図の動作説明に供する各部信
号の波形図である。 １１〜１Ｃ・・−・入力端子、２・・・拳排他的論理和
回路、３・・―・低域ν波回路、４１１・ψＯシュミッ
トトリガ回路、５・―・ｅ切替回路、６・・・・レジス
タ、Ｔ・・・・出力端子。

Claims (1)

【特許請求の範囲】
1. 系のクロック周波数が同一である第１の系回路から第２
   の系回路へ該第１の系回路の第１系クロック信号の立上
   り点とデータの変化点が一致する時間関係で前記データ
   を受け渡す転送回路において、前記第１系クロック信号
   と前記第２の系回路の第２系クロック信号との排他的論
   理和をとる排他的論理和回路と、この排他的論理和回路
   の出力の交流成分を除去する低域ろ波回路と、この低域
   ろ波回路の出力を入力とするシユミツトトリガ回路と、
   このシユミツトトリガ回路の出力の切替信号を入力しこ
   の切替信号が“Ｌ”レベルのとき前記第２系クロック信
   号の反転したクロック信号を出力し前記切替信号が“Ｈ
   ”レベルのとき前記第２系クロック信号を出力するよう
   出力を切替える切替回路と、この切替回路の出力の立上
   り点にて前記第１の系回路からのデータを取り込むレジ
   スタとを備えてなることを特徴とするデータ転送回路。