JPS63138769A - シヨツトキバリア形半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体と金属との接触による表面障壁を利用し
たショットキバリア形半導体装置の製造方法に関するも
ので、特にフォトエツチング処理の回数を減らす技術に
関するものである。

（従来の技術） 従来、一導電型の半導体基体の主面に開口部を有する絶
縁膜を形成し、この開口部を覆うように絶縁膜上にバリ
アメタルを形成したショットキバリア形半導体装置は既
知である。

第５図はショットキバリア形半導体装置の一種である従
来のショットキバリア形ダイオードの構成を示す断面図
である。ｎ型不純物である砒素を高濃度にドープしたｎ
０型シリコン基板１上に比抵抗が０．５〜１Ω・国のｎ
型エピタキシャル層２が５〜７μｍの厚さに堆積され、
このエピタキシャル層の表面には５０００〜８０００人
の厚いシリコン酸化膜３が熱酸化により形成されている
。このシリコン酸化膜３をフォトエツチング技術によっ
て選択的に除去し、周縁にテーパーが付けられた開口部
３ａが活性領域の位置に形成されている。この開口部を
覆うようにシリコン酸化膜３上にはモリブデン等のバリ
アメタル膜４が、例えば２０００人程度０厚さに形成さ
れており、さらにその上にアルミニウム膜５が約８μｍ
の厚さに形成され、さらにこのアルミニウム膜上にはワ
イヤ６がボンディングされている。またｎ°型シリコン
基板１の裏面には裏面電極７が形成されている。

（発明が解決しようとする問題点） 上述した従来のジョツキドパリア形ダイオードにおいて
は絶縁膜３の開口部３ａの周縁にテーパ一部を形成する
ことにより絶縁膜直下の電界集中を緩和することで逆方
向の耐圧を高めているが、このテーパー角は十分に小さ
くすることは難しいので耐圧を十分に高くすることがで
きない欠点がある。また、ｎ型エピタキシャル層２の表
面に熱酸化により厚いシリコン酸化膜３が形成されてい
るが、この酸化処理中にシリコン半導体基体１．２に種
々の欠陥が導入される。一般にこのような欠陥は酸化導
入欠陥（Ｏｘｉｄａｔｉｏｎ　Ｉｎｄｕｃｅｄ　Ｓｔａ
ｃｋｉｎｇＦａｕｌｔ）と呼ばれており、これによりデ
ィスロケーションやスクッキングホールドが生じ、半導
体基体とバリアメタルとで形成されるショットキ障壁が
小さくなったり、界面準位が大きくなるために電気的特
性が影響を受は逆方向電圧が低くなったり、変動してし
まう欠点がある。

上述したように、絶縁膜開口部のエツジでの電界集中を
無くすために、絶縁膜開口部の周縁にテーパ一部を設け
、このテーパ一部上に設けである金属膜のフィールドプ
レートと絶縁膜のテーパ一部とでエツジにおける電界集
中を少なくし、逆方向の電圧を高めている。しかしなが
ら、アバランシェブレークダウンした後、特に大電流が
流れた場合、逆方向電圧が段々小さくなっていく、いわ
ゆるポジティブクリープ現象が生じ、逆方向電圧の値が
小さくなってしまう欠点がある。これは、前にも述べた
ように絶縁膜を形成する際に半導体基体の表面に発生す
る結晶欠陥によるものや、バリアメタルや電極金属膜を
形成する際のストレスや蒸着ダメージによるものと、あ
るいは電界集中が絶縁膜開口部の周縁で生じないように
テーパーを付けているが、これが完全ではなく、特にア
バランシェブレークダウン後に電界の加わり方が変わっ
て逆方向電圧が変動することが考えられる。

また、上述した結晶欠陥の影響や蒸着によるダメージを
解決する他の従来例として酸化膜開口縁に沿ってガード
リングを形成し、併せて耐圧の向上を図るようにしたも
のも知られている。

第６図は従来のガードリングを有するショットキバリア
°形ダイオードの製造工程における構造を示す断面図で
ある。

例えば砒素等のｎ型不純物を高濃度にドープしたｎ゛型
シリコン基板１１の上に比抵抗が０．５〜２．０Ω・１
程のｎ型半導体層１２を、例えば６〜１２μｍの厚さに
エピタキシャル成長させ、この表面に約１ｏｏｏ人の薄
い酸化膜１３を一様に形成した様子を第６図（ａｌに示
す。

次にフォトエツチング技術を用いるイオン注入によって
Ｐ゛型型環導体層１４、後に活性領域となる部分を囲む
ように形成した後、再び５０００人の厚い酸化膜１５を
一様に形成した様子を第６図（ｂｌに示す。

次に、活性領域の上方の酸化膜１５をフォトエンチング
技術を用いて選択的にエツチングして開口部１５ａを形
成した様子を第６図（Ｃ）に示す。

次に、この上に、例えばモリブデン等の高融点金属より
成るバリアメタル膜１６を約２０００〜３０００人の厚
さに形成し、さらにその上にアルミニウム等の金属電極
膜１７を約５〜１０μｍの厚さに形成するとともにｎ゛
゛基板１１の裏面に裏面電極膜１８を形成してショット
キバリア形ダイオードを完成した様子を第６図（ｄ）に
示す。

このような従来の装置では、ｐ＋型型厚導体層１４り成
るガードリングを形成するためのフォトエツチング処理
が１口金分に必要となり、製造工程が面倒となり、歩留
りも悪くなり、コストアップとなる欠点がある。また、
酸化膜１５の開口部１５ａの断差が大きいため、この部
分でモリブデン等の高融点金属より成るバリアメタル膜
１６に強いストレスが生じ、その結果として特性劣化が
生じたり、クランク等の断線が生じ、このクランクを介
して上側の金属電極膜１７と半導体基体とが接触するよ
うになり、信耗性が低下することがしばしばあった。さ
らに、ＩＣにおいては、位置合わせのための余裕を設け
る必要があるため微細化が制限される欠点があった。

したがって、本発明の目的は、上述したガードリングを
フォトエツチング技術を用いることなく簡単に形成する
ことができるとともにガードリングを自己整合的に正確
に形成することができ、しかも酸化膜の開口部を滑らか
とすることによってバリアメタルに強いストレスが生ず
るのを緩和し、素子特性を向上することができるととも
に信頼性も向上することができるショットキバリア形半
導体装置の製造方法を提供しようとするものである。

（問題点を解決するための手段および作用）本発明は、
素子特性を向上するためのガードリングを有するショッ
トキバリア形半導体装置を製造するに当たり、一導電型
の半導体基体の表面に開口部を有する第１の絶縁膜を形
成する工程と、この第１の絶縁膜の上および開口部の内
部に第２の絶縁膜を形成する工程と、 この第２の絶縁膜を前記開口部の周縁に沿って自己整合
的にエツチングして溝を形成する工程と、この溝を介し
て前記半導体基体の表面に逆導電型の半導体層より成る
ガードリングを形成する工程と、 前記第２絶縁膜をエツチングして前記開口部によって囲
まれる半導体基体の表面を露出させる工程と、 この露出された半導体基体の表面および第１絶縁膜上に
バリアメタル膜を形成する工程とを具えることを特徴と
するものである。

上述した本発明の製造方法によれば、半導体基体上に開
口部を有する第１の絶縁膜を形成した上に第２の絶縁膜
を形成すると第２の絶縁膜は開口部において段差を存す
ることになる。このような段差を有する第２絶縁膜を、
例えば希フ・ノ酸エッチャントを用いてエツチングする
と、段差において速くエツチングされるため開口部に沿
って溝が自己整合的に形成されることになる。この溝を
介して、例えばイオン打込みを行なうことによりガード
リングを形成するものであるから、フォトエツチング処
理の回数を増やすことな（、自己整合的にガードリング
を正確に形成することができる。

本発明の製造方法はさらに、−ｉ電型の半導体基体の表
面上に第１および第２の絶縁膜を形成する工程と、 これら第１および第２の絶縁膜を選択的にエツチングし
て第１の絶縁膜にテーバを有する開口部を形成する工程
と、 前記第１および第２の絶縁膜上に第３の絶縁膜を形成す
る工程と、 この第３の絶縁膜を前記開口部の周縁に沿って自己整合
的にエツチングして溝を形成する工程と、この溝を介し
て前記半導体基体の表面に逆導電型の半導体層より成る
ガードリングを形成する工程と・ 前記第２の絶縁膜および第３の絶縁膜をエツチングして
前記テーパを有する開口部によって囲まれる半導体基体
の表面を露出させる工程と、この露出された半導体基体
の表面および第１の絶縁膜上にバリアメタル膜を形成す
る工程とを具えることを特徴とするものである。

このような本発明の方法においても上述したところと同
様にフォトエツチング処理を増やすことなく、ガードリ
ングを自己整合的に正確に形成することができる他、第
１の絶縁膜の開口部にはテーパが形成されているため、
その上に形成されるバリアメタル膜に強いストレスが生
ずることもなくなる。

したがって、アバランシェブレークダウン後も電界が安
定し、逆方向電圧の変動を防止することができ、逆方向
電圧が高く、リーク電流の小さいショットキバリア形半
導体装置を容易かつ正確に製造することができる。

（実施例） 第１図（ａ）〜（ｆ）は本発明の方法によってショット
キバリア形ダイオードを製造する際の順次の工程におけ
る構造を示すものである。ｎ′″型シリコン基板２１の
上にｎ型シリコンエピタキシャル層２２を成長させてｎ
オンｎ゛構造のｎ型半導体基体を構成した様子を第１図
（ａ）に示す。

次に、ｎ型エピタキシャル層２２の表面に約５０００〜
８０００人の厚さの第１のシリコン酸化膜２３を形成し
、さらにフォトエツチング技術を用いて活性領域上方の
第１の酸化ＷＡ２３を選択的にエツチングして開口部２
３ａを形成した状態を第１図山）に示す。

次に、その上にプラズマ放電中でＣＶＤ−３ｉＯ□より
成る第２の酸化膜２４を約１μ面の厚さに堆積形成した
様子を第１図（Ｃ）に示す。なお、この第２の酸化膜は
プラズマＣＣＶＤ−３ｉｎの代りにスパッタリング法ま
たはイオンブレーティング法で形成したＳｉＯ□膜とす
ることもできる。

次に、希フン酸エッチャントを用いて第２の酸化膜２４
をエツチングすると、プラズマＣＶＤ−５ｉＯ□やスパ
ッタＳｉＱ、やイオンブレーティングＳｉＱ□膜の段差
部における膜質は、平坦部における膜質と異なり、特に
針糸エッチャントに対しては速（エツチングされる性質
がある。したがって第１酸化膜２３の開口部２３ａにお
いて第２酸化膜２４は段差を有しているため、この部分
が自己整合的に選択的にエツチングされ、第１図（ｄ）
に示すように第２酸゛化膜２４の段差部において溝２５
が自己整合的に形成されることになる。続いてこの溝２
５を経てＰ型不純物である、例えば硼素を半導体基体表
面にイオン注入する。

次に、再び希フフ酸エッチャントを用いて開口部２３ａ
の内部に残っている第２の酸化膜２４を除去した後、熱
処理を施して半導体基体の表面に第１酸化膜２３の開口
部２３ａに沿ってＰ型半導体層より成るガードリング２
６を形成した様子を第１図＋８）に示す。この場合、第
１酸化１！２３の開口部２３ａのエツジもエツチングさ
れるので滑らかとなる。

その後、半導体基体および第１酸化膜２３の表面に、Ｍ
ｏ、Ｎｉ、Ｃｒ、Ｐｔ、Ｔｉ等の高融点金属より成るバ
リアメタル膜２７を約２０００〜４０００人の厚さに形
成し、さらにその上にＡＩ等の金属電極膜２８を５〜１
０μｍの厚さに形成するとともに半導体基体の裏面にＡ
１等の裏面電極膜２９を形成してショットキバリア形ダ
イオードを完成した様子を第１図（ｆ）に示す。

このように本実施例においては、第２酸化膜２４０段差
部を自己整合的にエツチングして溝２５を作り、この溝
を介してガードリング２６を形成したからフォトエツチ
ング処理を１回少なくすることができる。

第２図（ａ）〜（ｆ）は本発明の方法によりガードリン
グを有するショットキバリア形ダイオードを製造する他
の実施例における順次の製造工程での構造を示す断面図
である。本例においても酸化膜に自己整合的に溝を形成
し、この溝を介してガードリングを形成すると云う基本
的な技術は前例と同様であるが、本例では酸化膜の開口
部にテーパを形成することができるものである。

先ずｎオンｎ゛構造のシリコン半導体基体３１゜３２の
表面に５０００人のシリコン酸化膜および５００人のＰ
ＳＧ膜より成る第１の絶縁膜３３を形成し、さらにその
上に１０００人の厚さの窒化シリコン（ＳｉＮ）より成
る第２の絶縁膜３４を形成し、フォトエツチング技術を
用いてこれら絶縁膜に開口を形成する。

この際、ＰＳＧ膜のエツチングにＨＦ系のエッチャント
を用いるため、第１絶縁膜３３の開口部３３ａには第２
図（ａ）に示すようにテーパが付けられる。

続いて、その上にプラズマＣＶＤ−５ｉＯ□より成る第
３の絶縁膜３５を約１μｍの厚さに形成した様子を第２
図山）に示す。前例と同様にこの第３の絶縁膜３５はプ
ラズマＣＶＤで形成する代りにスパッタリング法やイオ
ンブレーティング法で形成してもよい。

次に、希フッ酸のエッチャントを用いて第３絶縁膜３５
を自己整合的にエツチングして開口部３３ａに沿って゛
溝３６を形成した様子を第２図（Ｃ）に示す。

この場合、開口部３３ａの上方において第２絶縁膜３４
はひさし状に張出しているため第３絶縁膜３５には大き
くかつ急峻な段差が形成されているので、溝３６を容易
かつ正確に形成することができる。さらに、この溝３６
を経てｐ型不純物である硼素をイオン注入する。

続いて再び希フン酸エッチャントを用いて残存している
第３絶縁膜３５を除去し、次に例えば熱リン酸のエッチ
ャントを用いてＳｉＮより成る第２絶縁膜３４を選択的
にエツチングして除去した様子を第２図（ｄ）に示す。

続いて熱処理を施し、ｐ型半導体層より成るガードリン
グ３７を、テーパを有する開口部３３ａの周囲に形成し
た様子を第２図Ｔｅｌに示す。

その後、Ｍｏ等の高融点金属より成るバリアメタル膜３
８を約２０００〜４０００人の厚さに形成し、さらにそ
の上に５〜１０μｍ程度の厚さのＡＩより成る金属電極
膜３９を形成しｎ１型シリコン基板３１の裏面に裏面電
極膜３２を形成してショットキバリア形ダイオードを完
成した様子を第２図（ｆ）に示す。

本例では、第１絶縁膜３３をＳｉ０ｇ膜とＰＳＧ膜とで
構成し、さらにその上にＳｉＮより成る第２絶縁膜３４
を形成した後開口を形成するので、第１絶縁膜３３の開
口部３３ａにはテーパが付けられることになり、電界の
集中をより一層有効に抑止することができるとともに第
３絶縁膜に大きな段差部を形成することができるので、
自己整合的なエツチングにより溝３６を良好に形成する
ことができる。

（発明の効果） 上述した本発明によれば、酸化膜開口部の周縁に沿って
ｐ４型型半体層より成るガードリングが形成されている
ため、半導体基体の表面に酸化工程中に誘起されるＯ１
２が存在していても耐圧の変動や低下が軽減され、また
酸化膜開口部での電界の集中も抑えられるので耐圧が高
く、信頼性の高いショットキバリア形半導体装置が得ら
れる。しかも、このｐ゛型半導体層より成るガードリン
グはフォトエツチング工程を増加することなく、自己整
合的に酸化膜の開口部２３ａに沿って正確に形成するこ
とができるので、生産性の著しい向上を図ることができ
る。さらに、ＩＣにおいても、位置合わせの余裕を設け
る必要がないので、微細化を図ることができる。また、
酸化膜の開口部は酸化膜のエツチングの際に滑らかとな
るのでその上に形成されるバリアメタル層に強いストレ
スが加わることはなくなり、クランクや断線が生ずるこ
ともな（、信頼性が向上することになる。さらに、半導
体基体の不純物の濃度を変えることによって１００Ｖ、
　１５０Ｖさらにはそれ以上の耐圧を有する素子を製造
することも可能となる。

第３図は本発明の方法によって製造したショットキバリ
ア形ダイオードの逆方向電圧特性を示し、第４図は第５
図に示す従来の方法で造ったショットキバリア形ダイオ
ードの逆方向電圧特性を示すものである。これらの特性
曲線を比較すると明らかなように、本発明の方がハード
なアバランシェブレークダウンとなっている。すなわち
、電流値の大小に拘らず、逆電圧が等しく、リーク電流
が少ない理想的な特性が得られている。

【図面の簡単な説明】

第１図（ａ）〜（ｆ）は本発明の方法の一実施例によっ
てショットキバリア形ダイオードを製造する際の順次の
工程における構造を示す断面図、第２図（ａｌ〜（ｆ）
は本発明の方法の他の実施によってショットキバリア形
ダイオードを製造する際の順次の工程における構造を示
す断面図、第３図および第４図は本発明の方法によって
造ったショットキバリア形ダイオードと従来のショット
キバリア形ダイオードの逆電圧特性を示すグラフ、 第５図は従来のショットキバリア形ダイオードの一例の
構成を示す断面図、 第６図はガードリングを有するショットキバリア形ダイ
オードを従来の方法で製造する際の順次の工程における
構造を示す断面図である。 ２１．２２・・・ｎ型半導体基体 ２３・・・第１酸化膜　　　　２３ａ・・・開口部２４
・・・第２酸化膜　　　　２５・・・溝２６・・・ガー
ドリング　　　２７・・・バリアメタル膜２８　、２９
・・・金属電極膜　　３１．３２・・・ｎ型半導体基体
３３・・・第１絶縁膜　　　　３３ａ・・・開口部３４
・・・第２絶縁Ｍ　　　　　３５・・・第３絶縁膜３６
・・・溝　　　　　　　　　３７・・・ガードリング３
８・・・バリアメタル膜　　３９．４０・・・金属電極
膜第１図 第１図 第２図 第２図 第３図　　　　　第４図 第５図

Claims (1)

1. 【特許請求の範囲】 １、一導電型の半導体基体の表面に開口部を有する第１
   の絶縁膜を形成する工程と、 この第１の絶縁膜の上および開口部の内部に第２の絶縁
   膜を形成する工程と、 この第２の絶縁膜を前記開口部の周縁に沿って自己整合
   的にエッチングして溝を形成する工程と、 この溝を介して前記半導体基体の表面に逆導電型の半導
   体層より成るガードリングを形成する工程と、 前記第２絶縁膜をエッチングして前記開口部によって囲
   まれる半導体基体の表面を露出させる工程と、 この露出された半導体基体の表面および第１絶縁膜上に
   バリアメタル膜を形成する工程とを具えることを特徴と
   するショットキバリア形半導体装置の製造方法。 ２、一導電型の半導体基体の表面上に第１および第２の
   絶縁膜を形成する工程と、 これら第１および第２の絶縁膜を選択的にエッチングし
   て第１の絶縁膜にテーパを有する開口部を形成する工程
   と、 前記第１および第２の絶縁膜上に第３の絶縁膜を形成す
   る工程と、 この第３の絶縁膜を前記開口部の周縁に沿って自己整合
   的にエッチングして溝を形成する工程と、 この溝を介して前記半導体基体の表面に逆導電型の半導
   体層より成るガードリングを形成する工程と、 前記第２の絶縁膜および第３の絶縁膜をエッチングして
   前記テーパを有する開口部によって囲まれる半導体基体
   の表面を露出させる工程と、 この露出された半導体基体の表面および第１の絶縁膜上
   にバリアメタル膜を形成する工程とを具えることを特徴
   とするショットキバリア形半導体装置の製造方法。