JPS63136146A - ウオツチドツグタイマ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロコンピュータ（以下、マイコンと
いう）の暴走を検出し、マイコンにリセットをかけろウ
ォッチドッグタイマ回路に関する。

〔従来の技術〕

第４図は従来のウォッチドッグタイマ回路であり、この
第４図において１はマイコン、２はこのマイコン１の出
力Ｐをトリガ入力とする単安定マルチバイブレータ、３
はこの単安定マルチバイブレータ２の出力をリセット入
力とする非安定マルチバイブレークで、その出力は前記
マイコン１のリセット入力に接続されている。

次に第５図および第６図を使用して動作について説明す
る。第５図（Ａ）〜第５図（Ｃ）の信号は第４図のＡ点
〜Ｃ点の信号をそれぞれ示す。マイコン１はあらかじめ
作成されＲＯＭ内に記憶されたプログラムによって、第
６図に示すようにイニシャル処理を行なった後、処理１
，２．・　ｎと順番に実行しその後出力ボートＰのレベ
ルを反転し、そして再度処理１，２．・・ｎと繰り返す
。

ところで、第５図（幻に示すようにマイコン１の出力Ｐ
の（工号へが「し」からｒＨ」に変化すると、単安定マ
ルチバイブレーク２にトリガがかかり、出力信号Ｂ（第
５図（Ｂ））には、短パルスが発生し、非安定マルチバ
イブレータ３にリセットがかかり、出力が反転するのを
防止する。

マイコン１は処理を１通り終了する度に出力Ｐを反転し
ているので、処理が２回りする度にマイコン１の出力Ｐ
はｒＬ」からｒＨＪへ反転し、前述のように非安定マル
チバイブレータ３をリセットする。

したがって、マイコン１の１回の処理時間の最大値をｔ
３とすると、２Ｘｔ、時間毎に非安定マルチバイブレー
ク３はリセットされる。

一方、非安定マルチバイブレーク３はリセット後第５図
（Ｃ）のようにし１時間経過すれば、出力がｒＬＪから
ｒＨ」へ反転し、を時間の短パルスを発生するが、ｔ、
＞２Ｘｔ３となるように設定しているので、マイコンｌ
のプログラムが正規に作動している間は非安定マルチバ
イブレータ３は出力が反転する前にリセットされるため
出力が反転することはない。

一方、マイコン１が暴走などによりプログラムが正規に
作動せず、第６図のＩ、で示すように特定の処理のみ繰
ｂｉすと、出力Ｐが反転されないため、単安定マルチバ
イブレーク２は短パルスを発生しなくなり、非安定マル
チバイブレーク３はリセットされなくなるため、暴走後
最大ｔ１経過すれば出力が反転し、マイコン１にリセッ
トをかけるがｔ２後再度非安定マルチパイブレーク３が
反転し、マイコン１のリセットが解除される。

マイコン１はリセットにより初期化され、プログラムは
再度イニシャルから正規に実行を始め暴走から抜は出る
。

〔発明が解決しようとする問題点〕

従来のウォッチドッグタイマ回路は以上のように構成さ
れているので、マイコン〕のプログラムが第５図のＩに
示すように出力Ｐの反転処理を含むループにて暴走する
と正常時の１回の処理時間ｔ、より短い間隔にて出力Ｐ
が反転されるため、非安定マルチバイブレーク３は出力
が反転する前にリセットされ、マイコン１がリセットさ
れず、暴走を止めることができない問題点があった。

この発明は、かかる問題点を解決するためになされたも
ので、マイコンの暴走を確実に検出しマイコンにリセッ
トがかかるようにでき、信頼性を高めることができるウ
ォッチドッグタイマ回路を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係るウォッチドッグタイマ回路は、マイコン
のウォッチドッグタイマリセット出力を２系統とし、各
々の系統にエツジ検出用の単安定マルチバイブレークと
、２系統の単安定マルチバイブレークがともにトリガさ
れたときのみウォッチドッグタイマをリセットする手段
とを設けたものである。

〔作　用〕

この発明においては、マイコンのプログラム内の２個所
でウォッチドッグタイマのリセット信号を出し、両方と
もに一定のタイミングで出力された場合のみタイマをリ
セットする。

〔実施例〕

以下、この発明のウォッチドッグタイマ回路の実施例を
図について説明する。第１図はその一実１１！１例のブ
ロック図である。この第１図において、マイコン１１の
出力Ｐｉ、Ｐ２をそれぞれトリガ入力とするように、第
１、第２の単安定マルチバ４−ｊレータ１２，１３が設
けられており、この第１、第２の単安定マルチバイブレ
ーク１２，１３の出力Ａ、ＢはＡＮＤ回路１４に入力さ
れるようになっている。

ＡＮＤ回路１４の出力Ｃは非安定マルチバイブレータ１
５のリセット入力端に加えるようになっており、この非
安定マルチバイブレータ１５の出力りはマイコン１１の
リセット入力端（ＲＥＳＥＴ）に入力されるようになっ
ている。

次に、第２図のタイムチャートおよび第３図のフローチ
ャートを併用してこの発明の動作について説明する。マ
イコン１はあらかじめ作成され、ＲＯＭ内に記憶された
プログラムによって第３図に示すようにイニシャル処理
を行なった後、処理１２２と順番に実行した後、出力Ｐ
１のレベルヲ反転し、次に処理３，４と実行した後、出
力Ｐ２のレベルを反転した後、再度処理１がら繰り返す
ところで、第２図（ａｌに示すようにマイコン１の出力
Ｐ１が「Ｌ」から「Ｈ」に変化すると、第１の単安定マ
ルチバイブレータ１２がトリガされ、第２図（ｂｌに示
す出力Ａ（よｔ、なる時間ｒＨ」となる。

また、マイコン１の出力Ｐ２が第２図（Ｃ１のようにｒ
ＬＪからｒＨ」に変化すると、第２の単安定マルチバイ
ブレーク１３がトリガされ、第２図ｆｄ）に示す出力Ｂ
ｌｊｔ４なろ時間ｒＨ」となる。

ここで出力Ｐ１が反転されてから出力Ｐ２が反転される
までの時間ｔ２、出力Ｐ２が反転されて出力ＰＩが反転
されるまでの時間ｔ１に対して、（３゜ｔ４は次式を満
足するように設定する。

１２＜　１．＜　１２＋　１．　１２＜　１．＜　１２
−＋−１゜したがって、第１、第２の単安定マルチバイ
ブレーク１２．１３の出力Ａ、Ｂを入力とするＡＮＤ回
路１４の出力Ｃ（第２図（ｅ））には、１．＝１．−１
２なる時間巾を持つパルスが発生し、そのパルスにて非
安定マルチバイブレータ１５がリセットされる。

この非安定マルチバイブレータ１５はリセット後、第２
図（ｆ）のようにｔ６時間ｒＬＪとなり、その後ｔ７時
間ｒＨ」となり、その間マイコン１１をリセットするが
、ｔ、＞　２　Ｘ　（ｔ、＋　ｔ２）となるように設定
されているため、マイコン１１のプログラムが正常に動
作していれば、プログラムの２回りに１回毎に〔従来の
技術〕の欄で述へたように非安定マルチバイブレータ１
５がリセッＩ・されるため、その出力りが「■（」とな
ることはなく、マイコン１１はリセットされない。

一方、マイコン１１が何らかの原因で暴走を始め第３図
のｌ、で示すようなループにて暴走すると、マイコン１
１の出力ｐｘ、ｐｚｍｃ反転されないため第１、第２の
単安定マルチバイブレータ１２゜１３はトリガされない
。したがって、その出力Ａ。

ＢはｒＬＪのままとなり、非安定マルチバイブレータ１
５はリセットされない。

これにより、非安定マルチバイブレーク１５は最長ｔ６
時間後出力りが「Ｈ」となり、マイコシ１１をリセット
し、ｔ７時間後、出力りがｒＬＪとなると、マイコン１
１はイニシャル処理から正常に動作し始め、暴走から復
帰する。

また、第３図の１２で示すようなループにて暴走すると
、マイコン１１の出力Ｐ１のみが反転されるため、第１
の単安定マルチバイブレータ１２のみがトリガされ、出
力Ａにパルスが発生するが、第２の単安定マルチバイブ
レータ１３の出力ＢはｒＬ」のままのため、ＡＮＤ回路
１４のゲートが閉じたままで、出力ＣはｒＬＪのままと
なり、非安定マルチバイブレータ１５はリセットされず
、前述の１．の場合と同様に非安定マルチバイブレータ
１５の出力がｔ７時間ｒＨ」となり、マイコン１１がリ
セットされ暴走から復帰する。

〔発明の効果〕

この発明は以上説明したとおり、マイコンのプログラム
上の離れた２点にてウォッチドッグタイマのリセットが
実行できなければ、マイコンをリセットするようにした
ので、従来に比べより確実に暴走を検出し、正常に復帰
させることができ、したがって、より信頼性の高いマイ
コン装置を構成できる効果がある。

【図面の簡単な説明】

第１図はこの発明のウォッチドッグタイマ回路の一実施
例のブロック図、第２図は同上ウォッチドッグタイマ回
路のタイミング図、第３図は同上ウォッチドッグタイマ
回路の動作を示すフローチャート、第４図は従来のウォ
ッチドッグタイマ回路のブロック図、第５図は従来のウ
ォッチドッグタイマ回路のタイミング図、第６図は従来
のウォッチドッグタイマ回路の動作を示すフローチャー
トである。 １１・・マイコン、１２　・第１の単安定マルチバイブ
レータ、１３・・・第２の単安定マルチバイブレータ、
１４　・ＡＮＤ回路、１５・・非安定マルチバイブレー
ク。

Claims (1)

【特許請求の範囲】
1. マイクロコンピュータの１個の出力をトリガ入力とする
   第１の単安定マルチバイブレータ、上記マイクロコンピ
   ュータの他の１個の出力をトリガ入力とする第２の単安
   定マルチバイブレータ、前記第１、第２の２個の単安定
   マルチバイブレータの出力が両方とも一定のタイミング
   で出力しているときのみ出力する論理回路、この論理回
   路の出力をリセット入力として出力を前記マイクロコン
   ピュータのリセット入力とする非安定マルチバイブレー
   タを備えてなることを特徴とするウォッチドッグタイマ
   回路。