JPS63134995A - 電子メトロノ−ム - Google Patents
電子メトロノ−ムInfo
- Publication number
- JPS63134995A JPS63134995A JP28229186A JP28229186A JPS63134995A JP S63134995 A JPS63134995 A JP S63134995A JP 28229186 A JP28229186 A JP 28229186A JP 28229186 A JP28229186 A JP 28229186A JP S63134995 A JPS63134995 A JP S63134995A
- Authority
- JP
- Japan
- Prior art keywords
- tempo
- switch
- circuit
- output
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002441 reversible effect Effects 0.000 claims 1
- 230000001133 acceleration Effects 0.000 description 19
- 238000001514 detection method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 11
- 244000145845 chattering Species 0.000 description 4
- 238000012937 correction Methods 0.000 description 4
- 230000036316 preload Effects 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 101150019878 F13a1 gene Proteins 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000000872 buffer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 102220098981 rs878854155 Human genes 0.000 description 1
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子メトロノームのテンポ設定装置に関する
。
。
〔発明の概要〕 。
本発明は、電子メトロノームのテンポ設定装置に関し、
テンポアップ、テンポダウンのそれぞれの専用のアップ
スイッチ、ダウンスイッチを有し、これら2つのスイッ
チを同時に押すことにより、特定のテンポ数に強制的に
セットすることにより、迅速に所望のテンポ数を設定で
きるようにすることを目的としている。さらに詳しくは
、アップスイッチとダウンスイッチの同時押しにより、
テンポ120に設定する。このような機能を持つことに
より、例えば、現在のテンポが「50」であり、次にテ
ンポr180Jに設定したい場合は、まず、スイッチの
同時押しによりテンポr120 Jを瞬間的に設定し、
それからアップスイッチを押してテンポr180 Jま
でインクリメントすればよい。
テンポアップ、テンポダウンのそれぞれの専用のアップ
スイッチ、ダウンスイッチを有し、これら2つのスイッ
チを同時に押すことにより、特定のテンポ数に強制的に
セットすることにより、迅速に所望のテンポ数を設定で
きるようにすることを目的としている。さらに詳しくは
、アップスイッチとダウンスイッチの同時押しにより、
テンポ120に設定する。このような機能を持つことに
より、例えば、現在のテンポが「50」であり、次にテ
ンポr180Jに設定したい場合は、まず、スイッチの
同時押しによりテンポr120 Jを瞬間的に設定し、
それからアップスイッチを押してテンポr180 Jま
でインクリメントすればよい。
従来、電子メトロノームのテンポ設定方式として、テン
ポアップ、テンポダウンのそれぞれに専用のスイッチを
設け、押し続けることによって自動的に所定のスピード
で加速する製品が市販されている。但し、その加速スピ
ードは比較的低速であり、テンポ「50」からテンポr
180 Jへ設定しようとする場合は、8Hz加速の場
合でも約16秒程必要とされる。さらに、スイッチを2
秒程押し続けることによって8Hz加速モードに入るた
め、実際には20秒間は必要である。
ポアップ、テンポダウンのそれぞれに専用のスイッチを
設け、押し続けることによって自動的に所定のスピード
で加速する製品が市販されている。但し、その加速スピ
ードは比較的低速であり、テンポ「50」からテンポr
180 Jへ設定しようとする場合は、8Hz加速の場
合でも約16秒程必要とされる。さらに、スイッチを2
秒程押し続けることによって8Hz加速モードに入るた
め、実際には20秒間は必要である。
従来の製品では前述したように、スイッチを押し続けた
時の加速スピードはさほど高速にできず、これによって
、現在のテンポ数から相当離れたテンポ数に設定するに
は多くの時間がかかっている。
時の加速スピードはさほど高速にできず、これによって
、現在のテンポ数から相当離れたテンポ数に設定するに
は多くの時間がかかっている。
また、テンポr120 Jという周期はメトロノームと
してのいわゆる標準の速さとして音楽業界に認められて
おり、そのテンポr120 Jに設定したい場合も瞬間
的には不可能であった。
してのいわゆる標準の速さとして音楽業界に認められて
おり、そのテンポr120 Jに設定したい場合も瞬間
的には不可能であった。
本発明は以上述べた欠点を解決するため、アップスイッ
チとダウンスイッチを同時に押すことによって、テンポ
r120 Jに瞬間的に設定するというものであり、テ
ンポの迅速な設定を目的としており、かつ操作性の高い
電子メトロノームを提供しようとするものである。
チとダウンスイッチを同時に押すことによって、テンポ
r120 Jに瞬間的に設定するというものであり、テ
ンポの迅速な設定を目的としており、かつ操作性の高い
電子メトロノームを提供しようとするものである。
以降に図面に従って本発明の詳細な説明をする。
第1図は本発明の実施例のブロック図である。
1はテンポアップ用のアップスイッチ、2はテンポダウ
ン用のダウンスイッチ、3はチャタリング防止回路、4
と5と6はアンド回路、7と8と9はオア回路、10と
11はインバータ、12はワンショットマルチ、13は
加速回路、14と15はデータセレクタ、16と17と
18は10進アツプダウンカウンタ、19は241検出
回路、20は29検出回路、21は表示装置、22はテ
ンポROM、23はプリセット回路、24はテンポカウ
ンタ、25はオーバーフロー検出回路、26は発音装置
である。
ン用のダウンスイッチ、3はチャタリング防止回路、4
と5と6はアンド回路、7と8と9はオア回路、10と
11はインバータ、12はワンショットマルチ、13は
加速回路、14と15はデータセレクタ、16と17と
18は10進アツプダウンカウンタ、19は241検出
回路、20は29検出回路、21は表示装置、22はテ
ンポROM、23はプリセット回路、24はテンポカウ
ンタ、25はオーバーフロー検出回路、26は発音装置
である。
アップスイッチ1はチャタリング防止回路3を介してオ
ア回路7とアンド回路4のそれぞれの一方の入力端へ接
続され、ダウンスイッチ2はチャタリング防止回路3を
介してオア回路7とアンド回路4のそれぞれの他の一方
の入力端と、10進アップダウンカウンタ16.17.
18のそれぞれのアップダウン制御(U/Dで図示する
)端と、インバータ11の入力端と、アンド回路6の一
方の入力端へそれぞれ接続される。アンド回路4の出力
は、インバータ10の入力端とオア回路9の入力端とデ
ータセレクタ14と15のZ入力端へ接続される。また
、インバータ10の出力は、アンド回路5と6のそれぞ
れの入力端へ接続され、インバータ11の出力は、アン
ド回路50入力端へ接続される。
ア回路7とアンド回路4のそれぞれの一方の入力端へ接
続され、ダウンスイッチ2はチャタリング防止回路3を
介してオア回路7とアンド回路4のそれぞれの他の一方
の入力端と、10進アップダウンカウンタ16.17.
18のそれぞれのアップダウン制御(U/Dで図示する
)端と、インバータ11の入力端と、アンド回路6の一
方の入力端へそれぞれ接続される。アンド回路4の出力
は、インバータ10の入力端とオア回路9の入力端とデ
ータセレクタ14と15のZ入力端へ接続される。また
、インバータ10の出力は、アンド回路5と6のそれぞ
れの入力端へ接続され、インバータ11の出力は、アン
ド回路50入力端へ接続される。
アンド回路5の出力は、オア回路9の入力端とデータセ
レクタ14と15のそれぞれのY入力端へ接続され、ア
ンド回路6の出力は、オア回路9の入力端とデータセレ
クタ14と15のそれぞれのX入力端へ接続される。
レクタ14と15のそれぞれのY入力端へ接続され、ア
ンド回路6の出力は、オア回路9の入力端とデータセレ
クタ14と15のそれぞれのX入力端へ接続される。
オア回路7の出力は、ワンショットマルチ12の入力端
と加速回路13のTN端子へ接続される。加速回路13
へは、2Hz、 4Hz、 8Hzの各タイミング
信号が人力されており、その出力(OUTで図示する)
はオア回路8の一方の入力端へ接続される。
と加速回路13のTN端子へ接続される。加速回路13
へは、2Hz、 4Hz、 8Hzの各タイミング
信号が人力されており、その出力(OUTで図示する)
はオア回路8の一方の入力端へ接続される。
ワンショットマルチ12の出力はオア回路8の他の一方
の入力端へ、オア回路8の出力は10進アツプダウンカ
ウンタ16のクロック入力端へ、それぞれ接続される。
の入力端へ、オア回路8の出力は10進アツプダウンカ
ウンタ16のクロック入力端へ、それぞれ接続される。
また、10進アフブダウンカウンタ16と17と18は
それぞれカスケード接続され、lO進アップダウンカウ
ンタ16はテンポの1の桁を、17は10の桁を、18
は100の桁をそれぞれ計数するように構成されている
。また、10進アノブダウンカウンク16と17と18
は、いわゆるデータロード可能なアップダウンカウンタ
であり、TTLのL S 190゜あるいはCMO3の
HCl90等のカウンタである。
それぞれカスケード接続され、lO進アップダウンカウ
ンタ16はテンポの1の桁を、17は10の桁を、18
は100の桁をそれぞれ計数するように構成されている
。また、10進アノブダウンカウンク16と17と18
は、いわゆるデータロード可能なアップダウンカウンタ
であり、TTLのL S 190゜あるいはCMO3の
HCl90等のカウンタである。
そして、A入力はビットのLSBを、D入力はビットの
MSBを表現している。従って、本実施例では10進ア
ツプダウンカウンタの詳細な動作説明は省略する。既に
公知であるTTLのLSI90等の回路図と機能説明を
参照されたい。
MSBを表現している。従って、本実施例では10進ア
ツプダウンカウンタの詳細な動作説明は省略する。既に
公知であるTTLのLSI90等の回路図と機能説明を
参照されたい。
データセレクタ14の出力は10進アツプダウンカウン
タ17のプリロード入力端に、データセレクタ15の出
力は10進アップダウンカウンタ18のプリロード入力
端へ、それぞれ接続される。また、オア回路9の出力は
、10進アツプダウンカウンタ16と17と18のそれ
ぞれのロード制御端子(LDで示す)へ接続される。
タ17のプリロード入力端に、データセレクタ15の出
力は10進アップダウンカウンタ18のプリロード入力
端へ、それぞれ接続される。また、オア回路9の出力は
、10進アツプダウンカウンタ16と17と18のそれ
ぞれのロード制御端子(LDで示す)へ接続される。
10進アフブダウンカウンタ1Gと17と18のそれぞ
れの計数出力は、テンポROM22と表示装置21と2
41検出回路19と29検出回路20のそれぞれの入力
端へ接続されており、241検出回路19の出力はアン
ド回路5の入力端へ、29検出回路20の出力はアンド
回路6の入力端へ、それぞれ接続される。テンポROM
22の出力はブリセント回路23の入力端へ、プリセッ
ト回路23の出力はテンポカウンタ24のプリセット入
力端へ、テンポカウンタ24の計数出力はオーバーフロ
ー検出回路25の入力端へ、オーバーフロー検出回路2
5の出力はプリセット回路23のプリセット制御端と発
音装置26の入力端へ、それぞれ接続される。また、テ
ンポカウンタ24へは、テンポ周期を計数するための基
準カウンタ(4KHzで図示する)が入力される。
れの計数出力は、テンポROM22と表示装置21と2
41検出回路19と29検出回路20のそれぞれの入力
端へ接続されており、241検出回路19の出力はアン
ド回路5の入力端へ、29検出回路20の出力はアンド
回路6の入力端へ、それぞれ接続される。テンポROM
22の出力はブリセント回路23の入力端へ、プリセッ
ト回路23の出力はテンポカウンタ24のプリセット入
力端へ、テンポカウンタ24の計数出力はオーバーフロ
ー検出回路25の入力端へ、オーバーフロー検出回路2
5の出力はプリセット回路23のプリセット制御端と発
音装置26の入力端へ、それぞれ接続される。また、テ
ンポカウンタ24へは、テンポ周期を計数するための基
準カウンタ(4KHzで図示する)が入力される。
本実施例では、テンポ設定範囲は30〜240であり、
テンポ240の次にアップスイッチを押すとテンポ30
となる。また、テンポ30の次にダウンスイッチを押す
とテンポ240に設定されるように構成している。
テンポ240の次にアップスイッチを押すとテンポ30
となる。また、テンポ30の次にダウンスイッチを押す
とテンポ240に設定されるように構成している。
10進アップダウンカウンタ16.17.18はテンポ
数30〜240を計数記憶するための、テンポ数レジス
タであり、ここで設定されたテンポに応じて、テンポR
OM22は所定のテンポ周期を作成するような計数値を
発生し、テンポカウンタ24はテンポROM22によっ
て指示された計数値を計数する、いわゆるプログラマブ
ルカウンタである。そして、テンポカウンタ24は所定
の基準クロック (4KHz)によってテンポ周期を計
測する。テンポカウンタ24の計数出力はオーバーフロ
ー検出回路25によって計数終了を検知され、発音装置
26の駆動と、ブリセント回路23の動作を行う、この
動作によって、テンポ周期の計測をリスタートさせる0
以上はテンポ音の発生に関わるブロックの説明である。
数30〜240を計数記憶するための、テンポ数レジス
タであり、ここで設定されたテンポに応じて、テンポR
OM22は所定のテンポ周期を作成するような計数値を
発生し、テンポカウンタ24はテンポROM22によっ
て指示された計数値を計数する、いわゆるプログラマブ
ルカウンタである。そして、テンポカウンタ24は所定
の基準クロック (4KHz)によってテンポ周期を計
測する。テンポカウンタ24の計数出力はオーバーフロ
ー検出回路25によって計数終了を検知され、発音装置
26の駆動と、ブリセント回路23の動作を行う、この
動作によって、テンポ周期の計測をリスタートさせる0
以上はテンポ音の発生に関わるブロックの説明である。
次に、ワンショットマルチ12の動作は、アップスイッ
チ1、あるいはダウンスイッチ2のオン動作による立ち
上がり時に、ワンショットパルスを発生させる。又、加
速回路13は、アップスイッチ1、あるいはダウンスイ
ッチ2を押し続けた時の加速パルスを発生するための回
路であり、詳細については後述する。アンド回路4は、
アップスイッチ1とダウンスイッチ2の同時押しを検出
するゲートであり、アンド回路5と6を非動作状態に設
定するとともに、データセレクタ14と15をMWし、
かつ10進アップダウンカウンタ16.17.18に所
定のデータをプリロードする。なお、データセレクタ1
4と15の詳細については後述する。
チ1、あるいはダウンスイッチ2のオン動作による立ち
上がり時に、ワンショットパルスを発生させる。又、加
速回路13は、アップスイッチ1、あるいはダウンスイ
ッチ2を押し続けた時の加速パルスを発生するための回
路であり、詳細については後述する。アンド回路4は、
アップスイッチ1とダウンスイッチ2の同時押しを検出
するゲートであり、アンド回路5と6を非動作状態に設
定するとともに、データセレクタ14と15をMWし、
かつ10進アップダウンカウンタ16.17.18に所
定のデータをプリロードする。なお、データセレクタ1
4と15の詳細については後述する。
241検出回路19は、テンポ数がr240 Jからさ
らにアップされた場合に、テンポ数レジスタをテンポ「
30」に設定するためのものであり、29検出回路20
ば、テンポ数が「30」からさらにダウンされた時に、
テンポ数レジスタをテンポr240 Jに設定するため
のものである。つまり、241検出回路19によって、
テンポr241 Jを検出し、その時・アップ状態であ
ったなら、アンド回路5を介して、10進アップダウン
カウンタ16.17.18を「30」にブリセントする
。そして、データセレクタ14と15はこの時、Y信号
によってM御されており、データセレクタ14はデータ
「3」を、データセレクタ15゛はデータ「0」を出力
する。同時にオア回路9を介して、10進アップダウン
カウンタ16.17.18へこれらのデータがロードさ
れる。
らにアップされた場合に、テンポ数レジスタをテンポ「
30」に設定するためのものであり、29検出回路20
ば、テンポ数が「30」からさらにダウンされた時に、
テンポ数レジスタをテンポr240 Jに設定するため
のものである。つまり、241検出回路19によって、
テンポr241 Jを検出し、その時・アップ状態であ
ったなら、アンド回路5を介して、10進アップダウン
カウンタ16.17.18を「30」にブリセントする
。そして、データセレクタ14と15はこの時、Y信号
によってM御されており、データセレクタ14はデータ
「3」を、データセレクタ15゛はデータ「0」を出力
する。同時にオア回路9を介して、10進アップダウン
カウンタ16.17.18へこれらのデータがロードさ
れる。
同様に、29検出回路20によって検出された信号はア
ンド回路6を介して、データセレクタ14と15のX入
力を制御する。この時は、データセレクタ14の出力は
データ「4」となり、データセレクタ15の出力はデー
タ「2」となる、そして、10進アツプダウンカウンタ
16のプリロード人力m(A〜Dで図示する)は常にグ
ランドへ接地されているため、データとしては「0」で
ある。結果的に、テンポr240 Jが設定される。
ンド回路6を介して、データセレクタ14と15のX入
力を制御する。この時は、データセレクタ14の出力は
データ「4」となり、データセレクタ15の出力はデー
タ「2」となる、そして、10進アツプダウンカウンタ
16のプリロード人力m(A〜Dで図示する)は常にグ
ランドへ接地されているため、データとしては「0」で
ある。結果的に、テンポr240 Jが設定される。
次に、アップスイッチ1とダウンスイッチ2を同時に押
した時は、アンド回路4を介して、データセレクタ14
と15はZ入力が有効となる。この時、データセレクタ
14の出力はデータ「2」となり、データセレクタ15
の出力はデータ「1」となる。
した時は、アンド回路4を介して、データセレクタ14
と15はZ入力が有効となる。この時、データセレクタ
14の出力はデータ「2」となり、データセレクタ15
の出力はデータ「1」となる。
結果的に、瞬間的にテンポ数はr120 Jに設定され
る。
る。
第’l−a図はデータセレクタ14の詳細な回路図であ
り、第2−b図はデータセレクタ15の詳細な回路図で
ある。14a〜14c、および15a 〜15cはそれ
ぞれ4ビツトのスリーステートバッファであり、それぞ
れX、Y、Zの信号でスイッチングされる。また、14
a 〜14c、15a〜15cはいわゆる電子スイッチ
であり、x、y、zの各制御入力に応じて所定のデータ
を出力する。そして、図示するように、電子スイッチ1
4aはデータ「4」を、電子スイッチ14bはデータ「
3」を、電子スイッチ14cはデータ[2コを、電子ス
イッチ15aはデータ「2」を、電子スイ・ノチ15b
はデータ「0」を、電子スイッチ15cはデータ「1」
をそれぞれ選択する。
り、第2−b図はデータセレクタ15の詳細な回路図で
ある。14a〜14c、および15a 〜15cはそれ
ぞれ4ビツトのスリーステートバッファであり、それぞ
れX、Y、Zの信号でスイッチングされる。また、14
a 〜14c、15a〜15cはいわゆる電子スイッチ
であり、x、y、zの各制御入力に応じて所定のデータ
を出力する。そして、図示するように、電子スイッチ1
4aはデータ「4」を、電子スイッチ14bはデータ「
3」を、電子スイッチ14cはデータ[2コを、電子ス
イッチ15aはデータ「2」を、電子スイ・ノチ15b
はデータ「0」を、電子スイッチ15cはデータ「1」
をそれぞれ選択する。
以上説明したような動作により、10進アップダウンカ
ウンタ16.17.18より構成されるテンポ数レジス
タは、アップ時においてr240 Jから「30」へ、
ダウン時において「30」からr240 jへそれぞれ
設定される。つまり、テンポ数の計数はアップにおいて
もダウンにおいてもサイクリックに繰り返される。そし
て、アップスイッチ1とダウンスイッチ2の同時押し時
には、瞬間的にテンポr120 Jに設定される。
ウンタ16.17.18より構成されるテンポ数レジス
タは、アップ時においてr240 Jから「30」へ、
ダウン時において「30」からr240 jへそれぞれ
設定される。つまり、テンポ数の計数はアップにおいて
もダウンにおいてもサイクリックに繰り返される。そし
て、アップスイッチ1とダウンスイッチ2の同時押し時
には、瞬間的にテンポr120 Jに設定される。
次に第3図に基づいて加速回路13の詳細な説明を行う
、第3図は加速回路13の論理図である。
、第3図は加速回路13の論理図である。
13 a 、 13 b 、 13 cはそれぞれT型
フリソブフロフプ(以下、T−F/Fと略す)であり、
13dはD型フリソプフロフプ(以下、D−F/Fと略
す)である、13eはインバータ、13fと13gはア
ンド回路、13hはオア回路である。
フリソブフロフプ(以下、T−F/Fと略す)であり、
13dはD型フリソプフロフプ(以下、D−F/Fと略
す)である、13eはインバータ、13fと13gはア
ンド回路、13hはオア回路である。
2Hz信号がT−F/F13aのT入力端へ接続され、
T F/F13a、13b、13cはそれぞれシリー
ズにバイナリカウンタとして接続されており、T F
/F13cのQ出力が、D7F/F13dのC入力端と
アンド回路13fの入力端へそれぞれ接続される。
T F/F13a、13b、13cはそれぞれシリー
ズにバイナリカウンタとして接続されており、T F
/F13cのQ出力が、D7F/F13dのC入力端と
アンド回路13fの入力端へそれぞれ接続される。
また、D−F/F13dのQ出力は、アンド回路13g
の入力端へ接続される。D−F/F13dのD入力端は
+Vifiiliに接続される。
の入力端へ接続される。D−F/F13dのD入力端は
+Vifiiliに接続される。
INで示す入力端はインバータ13eの入力端へ接続さ
れ、インバータ13eの出力はT−F/F13a〜13
Cと、D−F/F13dのそれぞれのリセント端へ接続
される。つまり、IN@子がレベルrlJとなることに
より、T−F/F13a 〜13cと、D−F/F13
dはそれぞれ計数を開始する。
れ、インバータ13eの出力はT−F/F13a〜13
Cと、D−F/F13dのそれぞれのリセント端へ接続
される。つまり、IN@子がレベルrlJとなることに
より、T−F/F13a 〜13cと、D−F/F13
dはそれぞれ計数を開始する。
アンド回路13fの入力には、T F/F13cのQ
出力と8Hz信号と4Hz信号が接続され、アンド回路
13gの入力には、D−F/F13dのQ出力と8)1
z信号が接続される。また、アンド回路13fと13g
のそれぞれの出力はオア回路13hの入力端へ接続され
る。オア回路13hの出力は、OUT信号として出力さ
れる。
出力と8Hz信号と4Hz信号が接続され、アンド回路
13gの入力には、D−F/F13dのQ出力と8)1
z信号が接続される。また、アンド回路13fと13g
のそれぞれの出力はオア回路13hの入力端へ接続され
る。オア回路13hの出力は、OUT信号として出力さ
れる。
第3図の加速回路の各部の動作説明は、第4図のタイミ
ング図によって行う。
ング図によって行う。
第4図は第3図における各部の信号のタイミング図であ
る。信号a w dは第3図に図示するそれぞれのフリ
ップフロップのQ出力のタイミングである。
る。信号a w dは第3図に図示するそれぞれのフリ
ップフロップのQ出力のタイミングである。
アップスイッチ1、あるいはダウンスイッチ2を押すこ
とにより、IN信号がレベル「1」となる。この時より
、2)1zの信号によってフリップフロップ群は計数を
開始する。そして、押し始めてから約2秒経過すると、
T−F/F13CのQ出力(信号Cで示す)が立ち上が
り、0tJT端子には411z加速パルスが現れる。そ
して、さらに押し続けた場合は、その2秒後に8Hz加
速パルスが現れる、そして、本実施例では、D−F/F
13dが一度セントされると、IN(8号がレベル「0
」にならない限り、8Hz加速となる。また、本実施例
では、2段階のスピードでの例を示したが、これは3〜
4段階でも差し支えない。そして、4Hzと8Hzの代
わりに8Hzと16Hzといった高速パルスでも実現可
能である。
とにより、IN信号がレベル「1」となる。この時より
、2)1zの信号によってフリップフロップ群は計数を
開始する。そして、押し始めてから約2秒経過すると、
T−F/F13CのQ出力(信号Cで示す)が立ち上が
り、0tJT端子には411z加速パルスが現れる。そ
して、さらに押し続けた場合は、その2秒後に8Hz加
速パルスが現れる、そして、本実施例では、D−F/F
13dが一度セントされると、IN(8号がレベル「0
」にならない限り、8Hz加速となる。また、本実施例
では、2段階のスピードでの例を示したが、これは3〜
4段階でも差し支えない。そして、4Hzと8Hzの代
わりに8Hzと16Hzといった高速パルスでも実現可
能である。
以上説明したように、アップスイッチ1とダウンスイッ
チ2の同時押しによって瞬間的にテンポr120 Jが
設定され、それぞれのスイッチを押し続けることによっ
て、段階的できめ細かな加速修正が可能である。
チ2の同時押しによって瞬間的にテンポr120 Jが
設定され、それぞれのスイッチを押し続けることによっ
て、段階的できめ細かな加速修正が可能である。
本発明を実施することにより、以下に述べる利便性が期
待できる。
待できる。
(1)スイッチを押す時間を短くすれば低速な修正を、
長い時間押せば高速な修正ができる。
長い時間押せば高速な修正ができる。
結果的に、使用者の所望するテンポ数に設定する時の操
作性が向上する。特にメトロノームのように設定範囲が
広く、手早く修正したい場合は効果大である。
作性が向上する。特にメトロノームのように設定範囲が
広く、手早く修正したい場合は効果大である。
(2)スイッチの同時押しにより、瞬時にテンポr12
0 Jに設定できるため、現在のテンポ数がいかなる数
値であろうとも、初期設定値r120 Jを基準にして
早合わせが可能。
0 Jに設定できるため、現在のテンポ数がいかなる数
値であろうとも、初期設定値r120 Jを基準にして
早合わせが可能。
(3)また、スイッチの同時押しによるテンポ設定値r
120 Jは、メトロノームのいわゆる基準テンポとな
っており、そのテンポに合わせる場合は1動作で可能で
ある。
120 Jは、メトロノームのいわゆる基準テンポとな
っており、そのテンポに合わせる場合は1動作で可能で
ある。
いい換えれば、使用者にとって極めて操作性のよい電子
メトロノームを提供することができる。
メトロノームを提供することができる。
第1図は本発明の実施例のブロック図であり、第2−a
図と第2−b図はデータセレクタの詳細回路図であり、
第3図は加速回路の論理図であり、第4図は第3図の加
速回路の各部タイミング図である。 1・・・・・・・アップスイッチ 2・・・・・・・ダウンスイッチ 3・・・・・・・チャタリング防止回路4、 5. 6
・・・アンド回路 7.8.9・・・オア回路 10.11 ・・・・・インバータ 12・・・・・・・ワンショットマルチ13・・・・・
・・加速回路 13a−13c・・・T型フリップフロップ13d・・
・・・・D型フリップフロップ13e・・・・・・イン
バータ 13f、13g・・・アンド回路 13h・・・・・・オア回路 14、15 ・・・・・データセレクタ14a 〜1
4c、 15a〜15c −−・電子スイッチ16、1
7.18・・・・IO進アップダウンカウンタ19・・
・・・・・241検出回路 20・・・・・・・29検出回路 21・・・・・・・表示装置 22・・・・・・・テンポROM 23・・・・・・・プリセット回路 24・・・・・・・テンポカウンタ 25・・・・・・・オーバーフロー検出回路26・・・
・・・・発音装置 以上
図と第2−b図はデータセレクタの詳細回路図であり、
第3図は加速回路の論理図であり、第4図は第3図の加
速回路の各部タイミング図である。 1・・・・・・・アップスイッチ 2・・・・・・・ダウンスイッチ 3・・・・・・・チャタリング防止回路4、 5. 6
・・・アンド回路 7.8.9・・・オア回路 10.11 ・・・・・インバータ 12・・・・・・・ワンショットマルチ13・・・・・
・・加速回路 13a−13c・・・T型フリップフロップ13d・・
・・・・D型フリップフロップ13e・・・・・・イン
バータ 13f、13g・・・アンド回路 13h・・・・・・オア回路 14、15 ・・・・・データセレクタ14a 〜1
4c、 15a〜15c −−・電子スイッチ16、1
7.18・・・・IO進アップダウンカウンタ19・・
・・・・・241検出回路 20・・・・・・・29検出回路 21・・・・・・・表示装置 22・・・・・・・テンポROM 23・・・・・・・プリセット回路 24・・・・・・・テンポカウンタ 25・・・・・・・オーバーフロー検出回路26・・・
・・・・発音装置 以上
Claims (3)
- (1)少なくとも、外部よりテンポ設定可能なテンポ数
レジスタと、該テンポ数レジスタの出力に応じて所定の
計数値を出力する計数値発生回路と、該計数値発生回路
の出力に応じた計数を行うテンポカウンタと、該テンポ
カウンタの計数終了に伴い発音制御される発音装置と、
前記テンポ数レジスタの内容を表示する表示装置を備え
、前記テンポ数レジスタはアップ、およびダウン計数可
能な可逆レジスタであり、アップ計数、およびダウン計
数はそれぞれ独立のアップスイッチ、ダウンスイッチに
よって制御されるように構成し、前記アップスイッチと
ダウンスイッチを同時に操作することにより、前記テン
ポ数レジスタに特定のテンポ数をプリセットすることを
特徴とする電子メトロノーム。 - (2)特許請求の範囲第1項において、アップスイッチ
とダウンスイッチの同時操作によってプリセットされる
テンポ数は、テンポ数レジスタが計数可能な範囲内のほ
ぼ中央の数値であることを特徴とする電子メトロノーム
。 - (3)特許請求の範囲第1項において、アップスイッチ
とダウンスイッチの同時操作によってプリセットされる
テンポ数は、テンポ120であることを特徴とする電子
メトロノーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28229186A JPS63134995A (ja) | 1986-11-27 | 1986-11-27 | 電子メトロノ−ム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28229186A JPS63134995A (ja) | 1986-11-27 | 1986-11-27 | 電子メトロノ−ム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63134995A true JPS63134995A (ja) | 1988-06-07 |
Family
ID=17650510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28229186A Pending JPS63134995A (ja) | 1986-11-27 | 1986-11-27 | 電子メトロノ−ム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63134995A (ja) |
-
1986
- 1986-11-27 JP JP28229186A patent/JPS63134995A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0388131A2 (en) | Random number generator | |
JPH04336308A (ja) | マイクロコンピュータ | |
US5027686A (en) | Electronic metronome equipped with subtraction timer | |
JPS63134995A (ja) | 電子メトロノ−ム | |
JP2773546B2 (ja) | パルス発生回路 | |
JP4240657B2 (ja) | 計数装置及びその駆動方法 | |
JPH1198007A (ja) | 分周回路 | |
JPS63134994A (ja) | 電子メトロノ−ム | |
US4184320A (en) | Electronic stop watches | |
US4528681A (en) | Button depression click generator | |
SU1578714A1 (ru) | Генератор тестов | |
JPH0565893B2 (ja) | ||
JP2908080B2 (ja) | 可変分周回路 | |
JPS6222874Y2 (ja) | ||
JP2553350B2 (ja) | パルスカウント回路 | |
SU1501019A2 (ru) | Генератор функций Уолша | |
JPS6110231Y2 (ja) | ||
JP3196183B2 (ja) | 時間測定装置 | |
SU1437994A1 (ru) | Синхронный счетчик | |
SU655073A1 (ru) | Многофункциональное счетное устройство | |
SU790220A1 (ru) | Устройство задержки импульсов | |
SU635625A1 (ru) | Многостабильна пересчетна схема | |
SU1032445A1 (ru) | Устройство дл ввода информации | |
JPH0512461A (ja) | クロツク供給回路 | |
JPS61137414A (ja) | 簡易型デユ−テイ可変パルス発生回路 |