JPS63134994A - 電子メトロノ−ム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子メトロノームのテンポ設定装置に関する
。

〔発明の概要〕

本発明は、電子メトロノームのテンポ設定装置に関し、
外部より設定されるテンポ数を記憶するテンポ数レジス
タは、アップ計数、ダウン計数可能な可逆カウンタであ
り、アップスイッチ、あるいはダウンスイッチを押し続
ける時間に応じて、段階的に加速スピードを上げようと
するものである。なお詳しくは、例えばアップスイッチ
を押し始めて２秒間経過後は４Ｈｚで加速し、４秒間経
過後は８Ｈｚで加速するというような、押し続ける時間
に応じて徐々に高速パルスをテンポ数レジスタに印加し
、テンポの設定を効率的にスピードアップしたものであ
る。

〔従来の技術〕

従来、電子メトロノームのテンポ設定方式として、テン
ポアップ、テンポダウンのそれぞれに専用スイッチを設
け、押し続けることによって自動的に加速する製品が市
販されている。但し、この製品は、所定時間押し続ける
と一定のスピードで加速するものである。

〔発明が解決しようとする問題点〕

従来の製品では、一定のスピードでテンポ数を加速する
ため、その加速スピードをどの程度の速さにするかが問
題であった。というのは、ＪＩＳで規定されているテン
ポ範囲は４０〜２０８であり、そのテンポ数の最少キザ
ミは１テンポとなっている製品が多い、この場合、あま
り加速スピードが遅いと設定範囲の広さのために所望の
テンポ数に達するのに時間がかかる。また逆に加速スピ
ードが速すぎると、テンポ数の表示が読み取れなくなる
だけでなく、設定値が大幅にオーバーしてしまう。また
、アップスイッチを押し続けて低速の加速をしておき、
もっと高速に加速したい場合はダウンスイッチを後から
押すというアイデアも考えられているが、これは使用者
にとって操作しにくい。また、使用者によっては取扱い
説明書を読まずに操作することも多く、そういう機能が
あることすら知らないことがある。

〔問題点を解決するための手段〕

本発明は前述したような欠点を解決するため、アップス
イッチを押すと単にテンポ数のアップを、ダウンスイッ
チを押すと単にテンポ数のダウンをするように構成し、
スイッチの押す時間に応じて段階的に低速から高速に切
り換えて加速するようにしたものである。

〔実施例〕

以降に図面に従って本発明の詳細な説明をする。

第１図は本発明の実施例のブロック図である。

１はテンポアンプ用のアップスイッチ、２はテンポダウ
ン用のダウンスイッチ、３はチャタリング防止回路、４
と５と６はアンド回路、７と８と−９はオア回路、１０
と１１はインバータ、１２はワンショットマルチ、１３
は加速回路、１４と１５はデータセレクタ、１６と１７
と１８は１０進アンプダウンカウンタ、１９は２４１検
出回路、２０は２９検出回路、２１は表示装置、２２は
テンポＲＯＭ、２３はプリセット回路、２４はテンポカ
ウンタ、２５はオーバーフロー検出回路、２６は発音装
置である。

アップスイッチ１はチャタリング防止回路３を介してオ
ア回路７とアンド回路４のそれぞれの一方の入力端へ接
続され、ダウンスイッチ２はチャタリング防止回路３を
介してオア回路７とアンド回路４のそれぞれの他の一方
の入力端と、１ｏ進アップダウンカウンタ１６．１７．
１８のそれぞれのア、プダウ７制？１１　（Ｕ／Ｄで図
示する）端と、インバータ１１の入力端と、アンド回路
６の一方の入力端へそれぞれ接続される。アンド回路４
の出力は、インバータｌＯの入力端とオア回路９の入力
端とデータセレクタ１４と１５のＺ入力端へ接続される
。また、インバータ１０の出力は、アンド回路５と６の
それぞれの入力端へ接続さ−れ、インバータ１１の出力
は、アンド回路５の入力端へ接続される。

アンド回路５の出力は、オア回路９の入力端とデータセ
レクタ１４と１５のそれぞれのＹ入力端へ接続され、ア
ンド回路６の出力は、オア回路９の入力端とデータセレ
クタ１４と１５のそれぞれのＸ入力端へ接続される。

オア回路７の出力は、ワンショットマルチ１２の入力端
と加速回路１３のＩＮ端子へ接続される。加速回路１３
へは、２Ｈｚ、　　４Ｈｚ、　　８Ｈｚの各タイミング
信号が入力されており、その出力（ＯＵＴで図示する）
はオア回路８の一方の入力端へ接続される。

ワンショットマルチ１２の出力はオア回路８の他の一方
の入力端へ、オア回路８の出力は１０進アフブダウンカ
ウンタ１６のクロック入力端へ、それぞれ接続される。

また、１０進アツプダウンカウンタ１６と１７と１８は
それぞれカスケード接続され、１０進アツプダウンカウ
ンタ１６はテンポの１の桁を、１７は１０の桁を、１８
は１００の桁をそれぞれ計数するように構成されている
。また、１０進アツプダウンカウンタ１６と１７と１８
は、いわゆるデータロード可能なアップダウンカウンタ
であり、ＴＴＬのＬＳＩ９０゜あるいはＣＭＯ３のＨＣ
ｌ９０等のカウンタである。

そして、Ａ入力はビットのＬＳＢを、Ｄ入力はビットの
ＭＳＢを表現している。従って、本実施例ではＩＯ進ア
ップダウンカウンタの詳細な動作説明は省略する。既に
公知であるＴＴＬのＬＳＩ９０等の回路図と機能説明を
参照されたい。

データセレクタ１４の出力は１０進アツプダウンカウン
タ１７のプリロード入力端に、データセレクタ・　１５
の出力は１０進アツプダウンカウンタ１８のプリロード
入力端へ、それぞれ接続される。また、オア回路９の出
力は、ｌＯ進アップダウンカウンタ１６と１７と１８の
それぞれのロード制御端子（ＬＤで示す）へ接続される
。

１０進アツプダウンカウンタ１６と１７とＩＢのそれぞ
れの計数出力は、テンポＲＯＭ２２と表示装置２１と２
４１検出回路１９と２９検出回路２０のそれぞれの入力
端へ接続されており、２４１検出回路１９の出力はアン
ド回路５の入力端へ、２９検出回路２０の出力はアンド
回路６の入力端へ、それぞれ接続される。テンポＲＯＭ
２２の出力はプリセット回路２３の入力端へ、ブリセン
ト回路２３の出力はテンポカウンタ２４のプリセット入
力端へ、テンポカウンタ２４の計数出力はオーバーフロ
ー検出回路２５の入力端へ、オーバーフロー検出回路２
５の出力はプリセット回路２３のプリセット制御端と発
音装置２６の入力端へ、それぞれ接続される。また、テ
ンポカウンタ２４へは、テンポ周期を計数するための基
準クロック（４ＫＨｚで図示する）が入力される。

本実施例では、テンポ設定範囲は３０〜２４０であり、
テンポ２４０の次にアップスイッチを押すとテンポ３ｏ
となる。また、テンポ３０の次にダウンスイッチを押す
とテンポ２４０に設定されるように構成している。

１０進アップダウンカウンタ１６．１７．１８はテンポ
数３０〜２４０を計数記憶するための、テンポ数レジス
タであり、ここで設定されたテンポに応じて、テンポＲ
ＯＭ２２は所定のテンポ周期を作成するような計数値を
発生し、テンポカウンタ２４はテンポＲＯＭ２２によっ
て指示された計数値を計数する、いわゆるプログラマブ
ルカウンタである。そして、テンポカウンタ２４は所定
の基準クロック（４ＫＩ（ｚ）によってテンポ周期を計
測する。テンポカウンタ２４の計数出力はオーバーフロ
ー検出回路２５によって計数終了を検知され、発音装置
２６の駆動と、プリセット回路２３の動作を行う、この
動作によって、テンポ周期の計測をリスタートさせる。

以上はテンポ音の発生に関わるブロックの説明である。

次に、ワンショットマルチ１２の動作は、アップスイッ
チ１、あるいはダウンスイッチ２のオン動作による立ち
上がり時に、ワンショットパルスを発生させる。又、加
速回路１３は、アップスイッチ１、あるいはダウンスイ
ッチ２を押し続けた時の加速パルスを発生するための回
路であり、詳細については後述する。アンド回路４は、
アップスイッチ１とダウンスイッチ２の同時押しを検出
するゲートであり、アンド回路５と６を非動作状態に設
定するとともに、データセレクタ１４と１５を制御し、
かつｌＯ進アップダウンカウンタ１６．１７．１８に所
定のデータをプリロードする。なお、データセレクタ１
４と１５の詳細については後述する。

２４１検出回路１９は、テンポ数がｒ２４０　ｊからさ
らにアップされた場合に、テンポ数レジスタをテンポ「
３０」に設定するためのものであり、２９検出回路２０
は、テンポ数が「３０」からさらにダウンされた時に、
テンポ数レジスタをテンポｒ２４０　Ｊに設定するため
のものである。つまり、２４１検出回路１９によって、
テンポｒ２４１　Ｊを検出し、その時アンプ状態であっ
たなら、アンド回路５を介して、１０進ア７プダウンカ
ウンタ１６．１７．１８を「３０」にプリセットする。

そして、データセレクタ１４と１５はこの時、Ｙ信号に
よって制御されており、データセレクタ１４はデータ「
３」を、データセレクタ１５はデータ「０」を出力する
。同時にオア回路９を介して、１０進アフブダウンカウ
ンタ１６．１７．１８−・これらのデータがロードされ
る。

同様に、２９検出回路２０によって検出された信号はア
ンド回路６を介して、データセレクタ１４と１５のＸ人
力を制御する。この時は、データセレクタ１４の出力は
データ「４」となり、データセレクタ１５の出力はデー
タ「２」となる。そして、１０進アツプダウンカウンタ
１６のプリロード入力端（Ａ〜Ｄで図示する）は常にグ
ランドへ接地されているため、データとしてはｒＯＪで
ある。結果的に、テンポｒ２４０　Ｊが設定される。

次に、アップスイッチｌとダウンスイッチ２を同時に押
した時は、アンド回路４を介して、データセレクタ１４
と１５は２人力が有効となる。この時、データセレクタ
１４の出力はデータ「２」となり、データセレクタ１５
の出力はデータ「１」となる。

結果的に、瞬間的にテンポ数はｒ１２０　Ｊに設定され
る。

第２　ａ図はデータセレクタ１４の詳細な回路図であり
、第２−ｂ図はデータセレクタ１５の詳細な回路図であ
る。１４ａ〜１４Ｃ１および１５ａ〜１５Ｃはそれぞれ
４ビツトのスリーステートバッファであり、それぞれＸ
、Ｙ、Ｚの信号でスイッチングされる。また、１４ａ　
〜１４ｃ、　１５ａ　〜１５ｃはいわゆる電子スイッチ
であり、Ｘ、Ｙ、Ｚの各制御入力に応して所定のデータ
を出力する。そして、図示するように、電子スイッチ１
４ａはデータ「４」を、電子スイッチ１４ｂはデータ「
３」を、電子スイッチ１４Ｃはデータ「２」を、電子ス
イッチ１５ａはデータ「２」を、電子スイッチ１５ｂは
データ「０」を、電子スイッチ１５Ｃはデータ「１」を
それぞれ選択する。

以上説明したような動作により、１０進アップダウンカ
ウンタ１６．１７．１８より構成されるテンポ数レジス
タは、アンプ時においてｒ２４０　Ｊから「３０」へ、
ダウン時において「３０」からｒ２４０　Ｊへそれぞれ
設定される。つまり、テンポ数の計数はアンプにおいて
もダウンにおいてもサイクリックに繰り返される。そし
て、アップスイッチ１とダウンスイッチ２の同時押し時
には、瞬間的にテンポｒ１２０　Ｊに設定される。

次に第３図に基づいて加速回路１３の詳細な説明を行う
。第３図は加速回路１３の論理図である。

１３　ａ　、　１３　ｂ　、　１３　ｃはそれぞれＴ型
フリップフロップ（以下、Ｔ−Ｆ／Ｆと略す）であり、
１３ｄはＤ型フリップフロップ（以下、Ｄ−Ｆ／Ｆと略
す）である。１３ｅはインバータ、１３ｆと１３ｇはア
ンド回路、１３ｈはオア回路である。

２１（ｚ信号がＴ−Ｆ、／ｐｉａａのＴ入力端へ接続さ
れ、Ｔ−Ｆ／Ｆ１３ａ、１３ｂ、１３ｃはそれぞれシリ
ーズにバイナリカウンタとして接続されており、Ｔ−Ｆ
／Ｆ１３ｃのＱ出力が、Ｄ−Ｆ／Ｆ１３ｄのＣ入力端と
アンド回路１３ｆの入力端へそれぞれ接続される。

また、Ｄ−Ｆ／Ｆ１３ｄのＱ出力は、アンド回路１３ｇ
の入力端へ接続される。Ｄ−Ｆ／Ｆ１３ｄのＤ入力端は
＋Ｖ電源に接続される。

ＩＮで示す入力端はインバータ１３ｅの入力端へ接続さ
れ、インバータ１３ｅの出力はＴ−Ｆ／Ｆ１３ａ〜１３
ｃと、Ｄ−Ｆ／Ｆ１３ｄのそれぞれのリセット端へ接続
される。つまり、ＩＮ端子がレベル「ｌＪとなることに
より、Ｔ−Ｆ／Ｆ１３ａ　〜１３ｃと、Ｄ−Ｆ／Ｆ１３
ｄはそれぞれ計数を開始する。

アンド回路１３ｆの入力には、Ｔ−Ｆ／Ｆ１３ｃのＱ出
力と８）１ｚ信号と４Ｈｚ信号が接続され、アンド回路
１３ｇの入力には、Ｄ−Ｆ／Ｆ１３ｄのＱ出力と８Ｈｚ
信号が接続される。また、アンド回路１３ｆと１３ｇの
それぞれの出力はオア回路１３ｈの入力端へ接続される
。オア回路１３ｈの出力は、ＯＵＴ信号として出力され
る。

第３図の加速回路の各部の動作説明は、第４図のタイミ
ング図によって行う。

第４図は第３図における各部の信号のタイミング図であ
る。信号ａ　ｙ　ｄは第３閏に図示するそれぞれのフリ
ップフロップのＱ出力のタイミングである。

アンプスイッチ１、あるいはダウンスイッチ２を押すこ
とにより、ＩＮ信号がレベル「１」となる。この時より
、２Ｈｚの信号によってフリップフロップ群は計数を開
始する。そして、押し始めてから約２秒経過すると、Ｔ
−Ｆ／Ｆ１３ｃのＱ出力（信号Ｃで示す）が立ち上がり
、ＯＵＴ端子には４Ｈｚ加速パルスが現れる。そして、
さらに押し続けた場合は、その２秒後に８Ｈｚ加速パル
スが現れる。そして、本実施例では、Ｄ−Ｆ／Ｆ１３ｄ
が一度セントされると、ＩＮ信号がレベル「０」になら
ない限り、８１（ｚ加速となる。また、本実施例では、
２段階のスピードでの例を示したが、これは３〜４段階
でも差し支えない、そして、４Ｈｚと８Ｈｚの代わりに
８Ｈｚと１６Ｈｚといった高速パルスでも実現可能であ
る。

以上説明したように、アップスイッチ１とダウンスイッ
チ２の同時押しによって瞬間的にテンポｒ１２０　Ｊが
設定され、それぞれのスイッチを押し続けることによっ
て、段階的できめ細かな加速修正が可能である。

〔発明の効果〕

本発明を実施することにより、以下に述べる利便性が期
待できる。

（１）スイッチを押す時間を短くすれば低速な修正を、
長い時間押せば高速な修正ができる。

結果的に、使用者の所望するテンポ数に設定する時の操
作性が向上する。特にメトロノームのように設定範囲が
広く、手早く修正したい場合は効果大である。

（２）スイッチの同時押しにより、瞬時にテンポｒ１２
０　Ｊに設定できるため、現在のテンポ数がいかなる数
値であろうとも、初期設定値ｒ１２０　Ｊを基準にして
早合わせが可能。

（３）また、スイッチの同時押しによるテンポ設定４ｉ
　ｒ１２０　Ｊは、メトロノームのいわゆる基準テンポ
となっており、そのテンポに合わせる場合は１動作で可
能である。

いい換えれば、使用者にとって極めて操作性のよい電子
メトロノームを提供することができる。

【図面の簡単な説明】

第１図は本発明の実施例のブロック回であり、第２−ａ
図と第２−ｂ図はデータセレクタの詳細回路図であり、
第３図は加速回路の論理図であり、第４図は第３図の加
速回路の各部タイミング図である。 １・・・・・・・アップスイッチ ２・・・・・・・ダウンスイッチ ３・・・・・・・チャタリング防止回路４、　５．　６
・・・アンド回路 ７．８．９・・・オア回路 １０、１１　　・・・・・インバータ １２・・・・・・・ワンショットマルチ１３・・・・・
・・加速回路 １３ａ〜１３Ｃ・・・Ｔ型フリ・ノブフロップ１３ｄ・
・・・・・Ｄ型フリップフロップ１３ｅ・・・・・・イ
ンバータ １３ｆ、１３ｇ・・・アンド回路 １３ｈ・・・・・・オア回路 １４．１５　　・・・・・データセレクタ１４ａ〜１４
ｃ、１５ａ”１５ｃ　・−・電子スイッチ１６．１７．
１８・・・・１０進アフプダウンカウンタ１９・・・・
・・・２４１検出回路 ２０・・・・・・・２９検出回路 ２１・・・・・・・表示装置 ２２・・・・・・・テンポＲＯＭ ２３・・・・・・・プリセット回路 ２４・・・・・・・テンポカウンタ ２５・・・・・・・オーバーフロー検出回路２６・・・
・・・・発音装置 以上

Claims (2)

【特許請求の範囲】
1. （１）少なくとも、外部よりテンポ設定可能なテンポ数
   レジスタと、該テンポ数レジスタの出力に応じて所定の
   計数値を出力する計数値発生回路と、該計数値発生回路
   の出力に応じた計数を行うテンポカウンタと、該テンポ
   カウンタの計数終了に伴い発音制御される発音装置と、
   前記テンポ数レジスタの内容を表示する表示装置を備え
   、前記テンポ数レジスタは、外部に接続されるアップス
   イッチ、およびダウンスイッチによって、それぞれアッ
   プカウント、及びダウンカウントされるように構成し、
   前記アップスイッチ、あるいは前記ダウンスイッチを所
   定時間押し続けることにより、押し続けた時間に応じて
   複数段階の加速パルスを前記テンポ数レジスタに印加す
   ることを特徴とする電子メトロノーム。
2. （２）特許請求の範囲第１項において、前記アップスイ
   ッチ、あるいはダウンスイッチを押し始めてからの所定
   期間内は比較的低速のパルスを、また所定期間以降の押
   し続けにおいては高速のパルスを前記テンポ数レジスタ
   に印加することを特徴とする電子メトロノーム。