JPS6313211B2

JPS6313211B2 -

Info

Publication number: JPS6313211B2
Application number: JP55063064A
Authority: JP
Inventors: Toshio Iwao; Kazutoshi Eguchi
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1980-05-13
Filing date: 1980-05-13
Publication date: 1988-03-24
Also published as: JPS56159741A

Description

【発明の詳細な説明】この発明は、マイクロプログラム制御方式によ
る電子計算機におけるSS型命令のオペランド処
理方式に関する。

電子計算機におけるユーザ命令の形式には、一
般に第１図で示されるように16ビツトで構成され
るRR型命令と、32ビツトで構成されるRX型命
令と、64ビツトで構成されるSS型命令とがあり、
これらの命令は、通常８ビツトの命令コード
（ORコード）で区別されるようになつている。
なお、図中Ｒ１は、レジスタを指定する第１オペ
ランド、Ｒ２はレジスタを指定する第２オペラン
ドを示している。また、Ｄ１，Ｄ２はそれぞれ第
１、第２オペランドのアドレスを示しておりＬ
１，Ｌ２は、それぞれ第１、第２オペランドの長
さまたはレジスタ指定を示している。Ｌは補助デ
ータである。＊はローケーシヨン相対の有無を示
すもので例えば「１」のときにローケーシヨン相
対有で、「０」のときにローケーシヨン相対無で
ある。これらのユーザ命令を処理するにあたつ
て、マイクロプログラム制御による電子計算機に
おいては、一般にマイクロプログラム上の処理シ
ーケーンスをコントロールするために、第２図に
示すような、フエーズ「０」乃至フエーズ「３」
の４つのフエーズ（処理単位）が設定されてお
り、各フエーズで所定の処理を担当するように構
成されている。すなわち、フエーズ「０」ではユ
ーザ命令の形式を判別し、フエーズ「１」ではア
ドレスの計算を行なう。またフエーズ「２」では
ユーザ命令を実行し、フエーズ「３」で割り込み
処理を行なう。このうち、フエーズ「０」とフエ
ーズ「１」の処理は通常ほとんどハードウエアで
行なつているためフエーズ「２」の処理時間に比
べて非常に短かい。

上記ユーザ命令の処理をフエーズの流れで説明
するとRR型の命令は、アドレス計算を必要とし
ないため第３図ａに示されるようになる。すなわ
ち、割り込みが無い場合には(1)→(4)となり、割り
込みが有る場合には(1)→(5)→(6)となる。またRX
型の命令は、第２オペランドのアドレスの計算を
必要とするために、第３図ｂに示されるようにな
る。すなわち、割り込みが無い場合には、(2)→(3)
→(4)となり、割り込みが有る場合には、(2)→(3)→
(5)→(6)となる。ところで、第１、および第２オペ
ランドのアドレス計算を必要とするSS型命令の
処理は、従来SS型命令もRX型命令とみなして第
１オペランドのアドレス計算をフエーズ「１」で
処理し、第２オペランドのアドレス計算をフエー
ズ「２」でマイクロプログラムで処理することで
行つていた。このため、第２オペランドのアドレ
ス計算に時間がかかり、ユーザ命令の処理能力を
低下させる原因となつていた。また、第２オペラ
ンドのアドレス計算を専用の回路で処理しようと
すると多量のハードウエアを必要とする不都合が
ある。

この発明は、上述した事情に鑑みてなされたも
ので、小量のハードウエアを設けるだけで、従来
に比べて第２オペランドのアドレス計算処理が極
めて短時間で行なえるSS型命令のオペランド処
理方式を提供することを目的とする。

以下、図面の実施例を用いてこの発明を詳細に
説明する。第４図は、一般に行なわれているマイ
クロプログラム制御による処理を説明するための
図で、１０は主メモリである。この主メモリ１０
には、ユーザ命令によつて作成されたプログラム
が格納される。主メモリ１０に格納されたプログ
ラムを実行するに際し、主メモリ１０から読み出
されたユーザ命令は、インストラクシヨンレジス
タ１１（IRと略称する）で保持される。IR１１
で保持されたユーザ命令は、まず、上述したフエ
ーズ「０」で命令タイプの判別が行なわれ、必要
ならばフエーズ「１」でアドレス計算が行なわれ
オペランドがフエツチされる。そして、フエーズ
「２」で命令OPコードに対応した処理がマイクロ
プログラムにより実行される。すなわち、OPコ
ードはマイクロプログラムを固定記憶したROM
１２のアドレス情報となつており、ROMアドレ
ス制御部１３に供給されて、マイクロプログラム
の実行開始アドレスを指定する。ROM１２から
読み出されたデータは、ROMデータレジスタ１
４（RDRと略称する）で保持される。RDR１４
で保持されたデータはコントロール回路１５に供
給される。コントロール回路１５は供給されたデ
ータに基づき各種制御を実行させる。なお、
RDR１４に保持されたデータが分岐指令を含む
場合には、そのデータの一部がアドレス情報とし
て、ROMアドレス制御部１３へ供給されるもの
である。このアドレス制御部１３には、必要に応
じてアドレス変換用のマツプが設けられている。

この発明は、上述した処理手順を有効に活用
し、SS型命令の第１オペランドのアドレス計算
のみならず、第２オペランドのアドレス計算もす
でに設けられているハードウエアに、小量のコン
トロール回路を付加するのみで行なわせようとす
るものである。第５図は、この発明を実施するに
当り、新たに付加したコントロール回路を示すも
ので、２０は割り込み禁止フリツプフロツプであ
る。このフリツプフロツプ２０は、セツト状態と
されたときに、割り込み処理（フエーズ「３」）
へ入ることを禁止するIHI信号を発生するもの
で、RDR１４におけるマイクロ命令で発生され
るSDI信号でセツト状態とされ、同じくCDI信号
でリセツト状態とされるようになつている。２１
は、SS型ユーザ命令実行用のフリツプフロツプ
で同じくマイクロ命令で発生されるSSS信号でセ
ツト状態とされ、CSS信号でリセツト状態とされ
る。このフリツプフロツプ２１の出力信号SEL
は、マツプ指定信号として用いられるもので、フ
リツプフロツプ２１がセツト状態のとき、すなわ
ちSEL信号が「１」のとき、後述するマツプ
「１」が指定され、SEL信号が「０」のときマツ
プ「０」が指定されるようになつている。上記出
力信号SELは、アンド回路２２に供給されてOF
信号と論理積され、オア回路２３に供給されて
RXOP信号と論理加算される。OF信号は、オペ
ランドのアドレス計算、すなわちフエーズ「１」
においてオペランドをフエツチする際に発生され
る信号である。したがつて、アンド回路２２は、
フリツプフロツプ２１がセツト状態でオペランド
のフエツチが行なわれたときにADR信号を発生
する。このADR信号は、図示しない固定アドレ
ス発生回路へ供給されて固定アドレス情報、例え
ば“140”（16進表示で140を表わす。以下同様）
を発生するように構成されている。なお、上記
RXOP信号は、フエーズ「０」において命令タ
イプを判別した際、その命令のOPコードがRX
型命令のものであるときに発生されるもので、オ
ア回路２３の出力信号RXは、ユーザ命令がRX
型命令であることを示す判別信号として使用され
る。すなわち、フリツプフロツプ２１がセツト状
態とされているときには、フエーズ「０」で判定
されるユーザ命令のタイプに無関係に出力信号
RXが発生され、RX型命令の場合の処理が実行
されるように構成されている。

上記実施例装置において、SS型のユーザ命令
に対して、RX型命令であると判定されるOPコ
ードを例えば“80”を割り付けるものとする。い
いかえれば、フエーズ「０」で命令タイプの判別
を行なう際、SS型命令もRX型命令として判定さ
れるようにOPコードの設定および命令タイプ判
別回路を構成する。またROM１２には、所定の
アドレスに、第６図に示されるようなマイクロ命
令を固定記憶するものとする。すなわちアドレス
“80”番地には第１オペランドをワーキングレジ
スタ（図示せず）にセーブする命令と、次の実行
アドレスをROMアドレス制御部１３に設けられ
たマツプの記憶内容で指定されるアドレスとする
MAP命令を記憶する。その他アドレス“FF”番
地には、MAP命令を記憶する。アドレス“120”
番地から数番地にはイリーガル命令処理のプログ
ラムを記憶する。アドレス“130”番地にはユー
ザ命令を主メモリから読み出しIR１１に保持す
るインストラクシヨンフエツチ命令を記憶する。
アドレス番地“131”番地には、次の実行アドレ
スをサブルーチンへの分岐命令の次のアドレスと
するリターン（RIN）命令と、CDI信号とCSS信
号を発生する命令を記憶する。アドレス番地
“140”番地から数番地には、第２オペランドのア
ドレス補正処理プログラムと、SS型命令中に含
まれる補助データＬをワーキングレジスタにセー
ブする命令と、IR１１のOP部に“FF”をセツト
する命令と、フエーズをチエンジさせる命令を記
憶する。アドレス“500”には、アドレス“130”
番地のサブルーチンへ分岐するブランチ・アン
ド・リンク（BAL）命令と、SDI信号とSSS信号
を発生する命令を記憶する。アドレス“500”番
地以降にはOPコード“80”に対応するユーザ命
令の実行プログラムを記憶する。そして、マツプ
「０」のアドレス“80”番地に対応する部分には
“500”を記憶し、アドレス“FF”に対応する部
分には“120”を記憶する。またマツプ「１」の
アドレス“FF”番地に対応する部分には“131”
を記憶するものとする。

このように構成された装置において、SS型命
令が主メモリ１０から読み出されIR１０に保持
された場合には、そのSS型命令は、第７図に示
されるように処理されるようになる。すなわち、
上記SS型命令は、RX型命令として判別される
OPコード、すなわち“80”が設定されているか
ら、フエーズ「０」（第７図ではフエーズをPH
で示してある）における命令タイプの判別によつ
てRX型命令とみなされ、RX型命令時の処理手
順が実行される。すなわち、フエーズ「０」から
フエーズ「１」にチエンジされ、フエーズ「１」
で第１オペランドのアドレス計算を行ないオペラ
ンドフエツチを実行する。具体的には、第１オペ
ランドで指定した主メモリ１０の番地の記憶内容
をメモリデータレジスタ（MDR）（図示せず）
に格納する処理が行なわれる。そしてフエーズを
フエーズ「１」からフエーズ「２」にチエンジす
る。フエーズ「２」では、OPコード“80”が
ROMアドレス制御部１３に供給され、ROM１
２のアドレス“80”番地の内容がRDR１４に読
み出される。RDR１４に読み出されたデータ
（マイクロ命令）は、コントロール回路１５に供
給されて所定の処理が行なわれる。すなわち、第
１オペランド（MDRの内容）をワーキングレジ
スタにセーブし、次の実行アドレスとしてマツプ
を指定する。このとき、上述したSS型命令実行
フリツプフロツプ２１はリセツト状態であるから
SEL信号は「０」である。したがつて、次の実行
アドレスはマツプ「０」に記憶された“500”番
地となり、“500”番地の内容が読み出され実行さ
れる。すなわち、割り込み禁止フリツプフロツプ
２０およびSS型命令実行フリツプフロツプ２１
がセツト状態とされるとともに、アドレス“130”
番地の第２オペランド処理サブルーチン
（2NDOP）に分岐される。アドレス“130”番地
では、インストラクシヨンフエツチを行ない、
IR１１に次の命令を記憶させるとともにフエー
ズをチエンジさせる。このとき上記割り込み禁止
フリツプフロツプ２０がセツト状態であるから、
たとえ割り込み要求が発生している場合でも、そ
の割り込み要求は無視されフエーズは「２」から
「０」に変化する。なお、上記IR１１に記憶され
る内容は、SS型命令をRX型命令として処理した
ために、SS型命令の後半の32ビツト、すなわち、
補助データＬと第２オペランドである。フエーズ
「０」では、このSS型命令の後半の32ビツトをユ
ーザ命令として命令タイプの判別を行なう。しか
しながら、上述したようにSS型命令実行フリツ
プフロツプ２１がセツト状態であるため、RX信
号が発生した状態となつており、IR１１の内容
にかかわりなくRX型命令として判別される。し
たがつて、RX型命令時の処理手順が実行されフ
エーズは「０」から「１」にチエンジされる。し
たがつて、フエーズ「１」で第２オペランドのア
ドレス計算およびオペランドフエツチ（OF）が
実行されるわけであるが、上記フリツプフロツプ
２１がセツト状態なので、オペランドフエツチの
ときに発生されるOF信号に対応してADR信号が
発生する。上述したようにこのADR信号は図示
しない固定アドレス情報発生回路に供給されて固
定アドレス情報“140”を発生する。このため
ROM１２はアドレス番地“140”の内容が読み
出され実行される。すなわち、上記第２オペラン
ドがロケーシヨン相対有の場合の補正（SS型命
令であるのに第２オペランドのアドレス計算を
RX型命令として処理するために生じる誤り）が
行なわれる。また、IR１１のOP部に記憶されて
いる補助データＬをワーキングレジスタにセーブ
するとともにIR１１のOP部に“FF”を入れ、フ
エーズを「１」から「２」にチエンジする。フエ
ーズ「２」では、IR１１のOP部に“FF”が入つ
ているため、ROM１２のアドレス“FF”番地の
内容が読み出され実行される。すなわち、次の実
行アドレスとしてマツプが指定される。このとき
フリツプフロツプ２１がセツト状態でSEL信号が
「１」なので、次の実行アドレスはマツプ「１」
に記憶された“131”となる。したがつて、上記
割り込み禁止フリツプフロツプ２０およびSS型
命令実行フリツプフロツプ２１がリセツト状態と
されるとともに、リターン（RTN）命令により、
サブルーチンから抜け出て、分岐命令の次のアド
レス、すなわち“501”番地に戻る。そして、以
後OPコード“80”に対応する所定の処理が実行
される。すなわち、以上の処理順序でSS型命令
が実行されるようになる。なお、上記実施例にお
いては、フリツプフロツプ２１がリセツト状態の
ときにIR１１のOP部が“FF”の場合には、マツ
プ「０」が選択され、アドレス“120”番地に分
岐し、イリーガル処理が行なわれるようになつて
いる。

このように、この発明によれば、若干のコント
ロール回路を付加することにより、SS型命令の
後半の32ビツトをRX型命令とみなしてアドレス
計算を行なうことで、SS型命令の第２オペラン
ドのアドレス計算を専用のハードウエアを用いる
ことなく、第１オペランドのアドレス計算用のハ
ードウエアを効果的に利用して行なうものであ
る。このため、第２オペランドのアドレス計算を
行なう専用のハードウエアは不要である。また第
２オペランドのアドレス計算を従来のようにマイ
クロプログラムによつて行なうのではなく、ハー
ドウエアによつて行なうためにアドレス計算処理
に要する時間が極めて短縮される。したがつて、
この発明によるSS型命令のオペランド処理方式
によれば、小量のハードウエアを付加するだけで
従来に比べてユーザ命令の処理能力が向上した電
子計算機を構成することが可能となる。

【図面の簡単な説明】

第１図は、電子計算機におけるユーザ命令のタ
イプを示す説明図、第２図は、マイクロプログラ
ム制御の計算機において設定されるフエーズを説
明するための図、第３図は、ユーザ命令を実行す
る場合のフエーズの流れを示す図で、ａはRR型
命令の場合、ｂはRX型命令の場合、第４図乃至
第７図は、この発明に係る一実施例装置を説明す
るための図で、第４図は、マイクロプログラム制
御の概要を示す構成図、第５図は、この発明を実
施するに当り新たに付加されたコントロール回路
を示す構成図、第６図はROMの記憶内容を示す
図、第７図は、実施例装置の動作を説明するフロ
ーチヤートである。１０…主メモリ、１１…IR、１２…ROM、１
３…ROMアドレス制御部、１４…RDR、１５…
コントロール回路、２０…割り込み禁止フリツプ
フロツプ、２１…SS型命令実行フリツプフロツ
プ。

Claims

【特許請求の範囲】

１ RX型のユーザ命令を実行する場合にオペラ
ンドのアドレス計算をハードウエアで行なつた
後、命令に対応する処理をマイクロプログラムで
行なうように処理手順が設定されているマイクロ
プログラム制御方式の計算機において、SS型ユ
ーザ命令にRX型ユーザ命令として判別される命
令コードを割り付けるとともに、マイクロ命令で
セツト状態とされセツト状態のときにRX型ユー
ザ命令であることを示す信号を発生する第１の信
号発生手段と、マイクロ命令でセツト状態とされ
セツト状態のときに割り込みを禁止する信号を発
生する第２の信号発生手段とを設け、SS型ユー
ザ命令の第１オペランドのアドレス計算をRX型
のユーザ命令としてハードウエアで処理した後、
続くマイクロプログラムの処理により上記第１お
よび第２の信号発生手段をセツト状態とし、RX
型ユーザ命令の処理手順を繰り返し行なわせるこ
とにより第２オペランドのアドレス計算もハード
ウエアで処理することを特徴とするSS型命令の
オペランド処理方式。