JPS63127657A - 半導体撮像装置 - Google Patents
半導体撮像装置Info
- Publication number
- JPS63127657A JPS63127657A JP61273603A JP27360386A JPS63127657A JP S63127657 A JPS63127657 A JP S63127657A JP 61273603 A JP61273603 A JP 61273603A JP 27360386 A JP27360386 A JP 27360386A JP S63127657 A JPS63127657 A JP S63127657A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- scanning
- input
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 15
- 238000003384 imaging method Methods 0.000 claims description 8
- 230000000295 complement effect Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Image Input (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半尋体ＦＲｉ鍬’ＡＭにおける走査信号発生回
路の改良に関する。
路の改良に関する。
半導体撮像装置は各画素の情報を順次取り出すため１画
素を指定するＩ杭次走査パルスが必要となる。従がって
走査信号発生回路が内蔵され、外から加える入力クロッ
クによって制御されている。
素を指定するＩ杭次走査パルスが必要となる。従がって
走査信号発生回路が内蔵され、外から加える入力クロッ
クによって制御されている。
従来の走査信号発生回路は、各画素に結ばれた両縁を解
像度高く得るためにすべての画素を個別にひとつひとつ
読み出す構成をとっていた。
像度高く得るためにすべての画素を個別にひとつひとつ
読み出す構成をとっていた。
第５図に相補形走査信号発生回路の一例を示す。
第６図はそのタイミングチャートである。相補形走査信
号発生回路は単位シフトレジスタ７３の繰フ返しからｌ
１ｆＦｆＣされている。単位シフトレジスタ７３は相補
形インバータ２段の直列接続から成り立っており、各相
補形インバータの直ｎ１ｓにスイッチングトランジスタ
が入っている。このスイッチングトランジスタのオン・
オフのタイミングは第６図のクロック八入力信号８０．
クロックＢ入力信号８１のようになる。この相反するタ
イミングに依９シフト信号入力端子７２ヘトリガ信号８
２企加えると各インバータはダイナミック動作を行すっ
てゆき。走査信号出力端子７４がら７６は第６図の８３
から８５のタイミングに示すように順次バルスを次段出
力へ伝えていた。
号発生回路は単位シフトレジスタ７３の繰フ返しからｌ
１ｆＦｆＣされている。単位シフトレジスタ７３は相補
形インバータ２段の直列接続から成り立っており、各相
補形インバータの直ｎ１ｓにスイッチングトランジスタ
が入っている。このスイッチングトランジスタのオン・
オフのタイミングは第６図のクロック八入力信号８０．
クロックＢ入力信号８１のようになる。この相反するタ
イミングに依９シフト信号入力端子７２ヘトリガ信号８
２企加えると各インバータはダイナミック動作を行すっ
てゆき。走査信号出力端子７４がら７６は第６図の８３
から８５のタイミングに示すように順次バルスを次段出
力へ伝えていた。
しかし従来の回路では、走査信号発生回路の動作周波数
に限界があり、また画素から信号を取り出すスイッチン
グ時間にも最小時間があるため、画素を１つづつ読み出
していたのでは画素数の分だけ読み出し時間がかかるこ
とになる。この回転を用いた場合、撮ｌ素子から得られ
る画像は作シ込まれた画素数によって定まり、必要とす
る解像度と関係なく一定であや、従って解像度に応じて
読み出し時間を短かくする事も不可能である。
に限界があり、また画素から信号を取り出すスイッチン
グ時間にも最小時間があるため、画素を１つづつ読み出
していたのでは画素数の分だけ読み出し時間がかかるこ
とになる。この回転を用いた場合、撮ｌ素子から得られ
る画像は作シ込まれた画素数によって定まり、必要とす
る解像度と関係なく一定であや、従って解像度に応じて
読み出し時間を短かくする事も不可能である。
撮像索子から得たい−ｌは１画素ごとの信号よシ成り立
り高解１度のものばかりでなく１画像のおおよその内容
全短時間に知りたい場合もあるが。
り高解１度のものばかりでなく１画像のおおよその内容
全短時間に知りたい場合もあるが。
この時従来の回路では不可能であった。
そこで本発明は、このような間魂点を解決するためのも
ので、その目的とするところは、入力クロツク全変える
ことなく１選択ゲートを備えたことによって、解像度の
高い画像を得るか、解像度が低くとも高速に画像を得る
かを切り換えることができるようにするものである。
ので、その目的とするところは、入力クロツク全変える
ことなく１選択ゲートを備えたことによって、解像度の
高い画像を得るか、解像度が低くとも高速に画像を得る
かを切り換えることができるようにするものである。
〔間寵１点を解決するための手段〕
本発明の半纏体撮陳装首は
α）各画素のイぎ号を取り出すための走査信号発生回路
全備えた半導体撮像装置において、 ｂ）入力クロックを選択スイッチの状態によって没喚す
る選択ゲート Ｃ）変換されたクロックを入力とし１画素を指定する走
査パルスを出力する走査信号発生回路。
全備えた半導体撮像装置において、 ｂ）入力クロックを選択スイッチの状態によって没喚す
る選択ゲート Ｃ）変換されたクロックを入力とし１画素を指定する走
査パルスを出力する走査信号発生回路。
ｄ）ｊｔ、を電気信号に変換する画素から虜収されるこ
とを特数とする。
とを特数とする。
本発明の上記の構成によれば、解像度の高い画像が必要
な場合には１画素づつ睨み出しが行なわれる。解像度の
低い画像については１選択ゲートの働きにより全画素を
ブロックに分はブロックごとの読み出しを行ない、＾速
に画像を得ることができるお 〔実施列〕 以下、本発明について実施列に基づいて計略に説明する
。
な場合には１画素づつ睨み出しが行なわれる。解像度の
低い画像については１選択ゲートの働きにより全画素を
ブロックに分はブロックごとの読み出しを行ない、＾速
に画像を得ることができるお 〔実施列〕 以下、本発明について実施列に基づいて計略に説明する
。
第１図は本発明の半導体撮像装置のブロック図である。
１は走査信号発生回路を駆動する入力クロックであり、
２は画素の読み出しをひとつづつ行なうか、全画素をブ
ロックに分はブロックとしてまとめて行なうかを込ぶ選
択４子である。３は入カクロツクＩｔ選択スイッチ２の
状態によって処理する選択ゲートである。
２は画素の読み出しをひとつづつ行なうか、全画素をブ
ロックに分はブロックとしてまとめて行なうかを込ぶ選
択４子である。３は入カクロツクＩｔ選択スイッチ２の
状態によって処理する選択ゲートである。
４は選択ゲート３からの信号によって走査パルス金発生
する走査信号発生回路である。５は画素を示す、６は画
素情報である１選択スイッチ２の状帖は２１直に限らず
１組み合わせによって２直以上の組み合わせが可能であ
る。
する走査信号発生回路である。５は画素を示す、６は画
素情報である１選択スイッチ２の状帖は２１直に限らず
１組み合わせによって２直以上の組み合わせが可能であ
る。
第２図は１本発明による半導体操ｃ１ｉ！装置の一実施
列として回路図を示す、１１はクロック八入力端子、１
２はクロックＢ入力端子、１３は選択入力端子、１４Ｖ
ｉシフト信号入力端子である。２１から２９は画素を指
定する走査信号ｍカ端子である。１８は選択ゲートであ
り、クロックＢと選択入力を人力とし、スイッチングト
ランジスタに出力される排他的論理和で構成される。１
７は走査信号発生回路であり、１６の単位シフトレジス
タの繰り返しから構成される。単位シフトレジスタ１６
は従来の技術で示した回路と同購成である。
列として回路図を示す、１１はクロック八入力端子、１
２はクロックＢ入力端子、１３は選択入力端子、１４Ｖ
ｉシフト信号入力端子である。２１から２９は画素を指
定する走査信号ｍカ端子である。１８は選択ゲートであ
り、クロックＢと選択入力を人力とし、スイッチングト
ランジスタに出力される排他的論理和で構成される。１
７は走査信号発生回路であり、１６の単位シフトレジス
タの繰り返しから構成される。単位シフトレジスタ１６
は従来の技術で示した回路と同購成である。
相補形インバータ２段面列となっており、インバータの
入力直前にスイッチングトランジスタが入っている０前
後２個あるスイッチングトランジスタのＦｊＮＲのゲー
トはクロックＡの信号が入っており、後段のゲートには
クロックＢの信号又は、クロックＢと選択入力から成る
排他的論理和の出力が入力されている。
入力直前にスイッチングトランジスタが入っている０前
後２個あるスイッチングトランジスタのＦｊＮＲのゲー
トはクロックＡの信号が入っており、後段のゲートには
クロックＢの信号又は、クロックＢと選択入力から成る
排他的論理和の出力が入力されている。
第３図はクロックＡ入力端子１１．クロックＢ入力端子
１２．シフト信号入力端子１４へ入力するタイミングチ
ャートを、３０のクロックＡ入力信号、３１のクロック
Ｂへ入力信号、３２のシフト入力信号で示すおここで選
択入力端子１３が低電位（以下りと略す）になっていた
場合、この走査信号発生回路は従来の走査信号発生回路
として動作する。すなわち選択入力がＬであるため、こ
の選択入力とクロックＢと入力とする排他他論理和の出
力はクロックＢと同信号になる。単位シフトレジスタ１
６を考えるとクロックＡが高電位（以下Ｒと略す）にな
った時、前段のスイッチングトランジスタがオンする。
１２．シフト信号入力端子１４へ入力するタイミングチ
ャートを、３０のクロックＡ入力信号、３１のクロック
Ｂへ入力信号、３２のシフト入力信号で示すおここで選
択入力端子１３が低電位（以下りと略す）になっていた
場合、この走査信号発生回路は従来の走査信号発生回路
として動作する。すなわち選択入力がＬであるため、こ
の選択入力とクロックＢと入力とする排他他論理和の出
力はクロックＢと同信号になる。単位シフトレジスタ１
６を考えるとクロックＡが高電位（以下Ｒと略す）にな
った時、前段のスイッチングトランジスタがオンする。
この時クロックＢはＬであるから後段のスイッチングト
ランジスタはオフしている。このため信号は前段のイン
バータのみしか伝わらない１次のタイミングではクロッ
クＡ ＦｉＬになシ、前段の単位シフトレジスタの信号
はオフされる。クロックＢはＨとな！１１．後段のスイ
ッチングトランジスタはオンし、前タイミングの信号を
引き継ぎ、走査信号出力端子２１へ出力される。走査信
号発生回路は単位シフトレジスタの繰り返しから構成さ
れているため走査パルスは一段づつシフトしてゆく、第
３図は走査信号出力端子２１から２９の出力信号を３３
から４１に示す。
ランジスタはオフしている。このため信号は前段のイン
バータのみしか伝わらない１次のタイミングではクロッ
クＡ ＦｉＬになシ、前段の単位シフトレジスタの信号
はオフされる。クロックＢはＨとな！１１．後段のスイ
ッチングトランジスタはオンし、前タイミングの信号を
引き継ぎ、走査信号出力端子２１へ出力される。走査信
号発生回路は単位シフトレジスタの繰り返しから構成さ
れているため走査パルスは一段づつシフトしてゆく、第
３図は走査信号出力端子２１から２９の出力信号を３３
から４１に示す。
第４図はクロック八入力端子１１．クロックＢ入力端子
１２．シフト信号入力端子１４へ入力するタイミングチ
ャートを、３０のクロックＡ入力信号％３１のクロック
Ｂの入力信号、３２のシフト入力信号で示す、ここで選
択入力端子１３が■になっていた場合、選択入力とクロ
ックＢから成る排他的論理和は１選択入力がＨであるた
めインバータとして動作する。従って排他的論理和で処
理されるクロックＢはクロツクムと同位相になる。
１２．シフト信号入力端子１４へ入力するタイミングチ
ャートを、３０のクロックＡ入力信号％３１のクロック
Ｂの入力信号、３２のシフト入力信号で示す、ここで選
択入力端子１３が■になっていた場合、選択入力とクロ
ックＢから成る排他的論理和は１選択入力がＨであるた
めインバータとして動作する。従って排他的論理和で処
理されるクロックＢはクロツクムと同位相になる。
シフト信号入力端子１４から入力されたシフト人力信号
３２は、走査信号出力端子２１は選択入力端子１３が乙
になっていた場合と同様の動作全行なう、すなわちシフ
ト信号入力端子１４へ信号がクロックＢが乙の時入り、
クロックＢがＨに立ち上がった時に走査信号出力端子２
１へ出力される。
３２は、走査信号出力端子２１は選択入力端子１３が乙
になっていた場合と同様の動作全行なう、すなわちシフ
ト信号入力端子１４へ信号がクロックＢが乙の時入り、
クロックＢがＨに立ち上がった時に走査信号出力端子２
１へ出力される。
次のタイミングでクロックＢがＬＩＣなった時、排他的
論理和の出力は■となり、またクロックＡも■であるた
め、クロックＢが排他的ｂｈ和で反転されてスイッチン
グトランジスタへ入力される巣位シフトレジスタが続く
まで、各走査信号出力端子に前段の信号が出力される。
論理和の出力は■となり、またクロックＡも■であるた
め、クロックＢが排他的ｂｈ和で反転されてスイッチン
グトランジスタへ入力される巣位シフトレジスタが続く
まで、各走査信号出力端子に前段の信号が出力される。
第２図では走査信号出力端子２２から２４まで同じ出力
がなされる。
がなされる。
走査信号出力端子２５の出力は単位シフトレジスタの動
作であり、以降は前段と同じ繰り返しである。
作であり、以降は前段と同じ繰り返しである。
この動作から明らかなように選択入力端子１３がＬなら
ばこの走査信号発生回路は従来の回路と同様にクロック
１周期に１段づつ走査パルスをシフトしてゆく回路とし
て動作する１選択入力端子１３’！ｋｎにすると、排他
的論理回路が入力される単位シフトレジスタは同一ブロ
ックと見なされ。
ばこの走査信号発生回路は従来の回路と同様にクロック
１周期に１段づつ走査パルスをシフトしてゆく回路とし
て動作する１選択入力端子１３’！ｋｎにすると、排他
的論理回路が入力される単位シフトレジスタは同一ブロ
ックと見なされ。
クロック１周期に１ブロツクが対応する。このため画素
の走査はクロックを変えることなく、高速の走査が可能
となる。
の走査はクロックを変えることなく、高速の走査が可能
となる。
尚、ここに挙げた実施列はあくまでも一実施例にすぎな
いものであシ１選択ゲートは排他的論理和のみの構成に
限らず、また走査信号発生回路が変われば選択ゲートの
構成も変れるものである。
いものであシ１選択ゲートは排他的論理和のみの構成に
限らず、また走査信号発生回路が変われば選択ゲートの
構成も変れるものである。
以と述べたように本発明は、半導体撮像装置に選択ゲー
トを用いた事により、画素の読み出しをひとつづつ行な
うか、全画素をブロックに分け。
トを用いた事により、画素の読み出しをひとつづつ行な
うか、全画素をブロックに分け。
ブロック内の画素を一括して読み出すかを選択可能にす
るという効果をもつ、またブロックごとに読み出すこと
により読み出し時間が短かくなる効果をもつ、ブロック
内を一括して読み出した場合ブロック内の画素数分だけ
受光面積が大きくなる。
るという効果をもつ、またブロックごとに読み出すこと
により読み出し時間が短かくなる効果をもつ、ブロック
内を一括して読み出した場合ブロック内の画素数分だけ
受光面積が大きくなる。
このため感度が向上する。このことは低照度の像を写す
場合にも維力を発揮するという効果がある。
場合にも維力を発揮するという効果がある。
第１図は１本発明の半導体操［ｆ９！！ｉｔ：のブロッ
ク図。 第２図は１本発明の半導体間数装置の回路図。 第３図は本発明の１選択入力端子が乙の場合のタイミン
グチャート、第４図は本発明の１選択入力端子がＨ（Ｑ
場合のタイミングチャート、第５図は従来の走査信号発
生回路、第６図ｔｉ従来の走査信号発生回路のタイミン
グチャートである。 １・−・入力クロック ２・−・選択スイッチ ３・−・選択ゲート ４・・・走査信号発生回路 ５・・φ画素 ６・・・画素情報 １１・・・クロック八入力端子 １２・・・クロックＢ入力端子 １３書・・達択入力端子 １４・・・シフト信号入力端子 １５・・・排他的論理和 １６−・・単位シフトレジスタ １７・・・走査信号発生回路 １８・・Φ選択ゲート ２１〜加・・走査信号出力端子 以 上 ＩｆｌＪｔ人 セイコーエプソン株式会社品５凹 ′＄Ａθ
ク図。 第２図は１本発明の半導体間数装置の回路図。 第３図は本発明の１選択入力端子が乙の場合のタイミン
グチャート、第４図は本発明の１選択入力端子がＨ（Ｑ
場合のタイミングチャート、第５図は従来の走査信号発
生回路、第６図ｔｉ従来の走査信号発生回路のタイミン
グチャートである。 １・−・入力クロック ２・−・選択スイッチ ３・−・選択ゲート ４・・・走査信号発生回路 ５・・φ画素 ６・・・画素情報 １１・・・クロック八入力端子 １２・・・クロックＢ入力端子 １３書・・達択入力端子 １４・・・シフト信号入力端子 １５・・・排他的論理和 １６−・・単位シフトレジスタ １７・・・走査信号発生回路 １８・・Φ選択ゲート ２１〜加・・走査信号出力端子 以 上 ＩｆｌＪｔ人 セイコーエプソン株式会社品５凹 ′＄Ａθ
Claims (1)
- （１）ａ）各画素の信号を取り出すための走査信号発生
回路を備えた半導体撮像装置において、 ｂ）入力クロックを選択スイッチによって変換する選択
ゲート、 ｃ）変換されたクロックを入力とし、画素を指定する走
査パルスを出力する走査信号発生回路、ｄ）光を電気信
号に変換する画素から構成されることを特徴とする半導
体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61273603A JPS63127657A (ja) | 1986-11-17 | 1986-11-17 | 半導体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61273603A JPS63127657A (ja) | 1986-11-17 | 1986-11-17 | 半導体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63127657A true JPS63127657A (ja) | 1988-05-31 |
Family
ID=17530061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61273603A Pending JPS63127657A (ja) | 1986-11-17 | 1986-11-17 | 半導体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63127657A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04220239A (ja) * | 1990-02-27 | 1992-08-11 | General Electric Co <Ge> | 光検出器のアレイから画像データを読み出す方法及び画像検出器システム |
-
1986
- 1986-11-17 JP JP61273603A patent/JPS63127657A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04220239A (ja) * | 1990-02-27 | 1992-08-11 | General Electric Co <Ge> | 光検出器のアレイから画像データを読み出す方法及び画像検出器システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7030920B1 (en) | Image pickup apparatus using a selector circuit | |
| JPS6324767A (ja) | テレビジョン画像表示装置 | |
| US8330834B2 (en) | Signal processing method and solid-state image sensing device | |
| JPS63127657A (ja) | 半導体撮像装置 | |
| US4992653A (en) | Linear image sensor | |
| JP3583942B2 (ja) | 信号処理装置 | |
| KR100339248B1 (ko) | 씨모스이미지센서 | |
| JP2605699B2 (ja) | 表示制御回路及びカラー画像表示装置 | |
| JPS6248888A (ja) | ディジタル・サンプル周波数の低減装置 | |
| US9386246B2 (en) | Photoelectric conversion device and image sensor | |
| JP3791708B2 (ja) | 固体撮像装置 | |
| KR100570075B1 (ko) | 씨모스 이미지 센서의 윈도윙 회로 | |
| JPH0630324A (ja) | ワイド画面対応撮像装置 | |
| SU1072091A1 (ru) | Устройство дл отображени информации на экране телевизионного приемника | |
| JPH08172581A (ja) | ダイナミックシフトレジスタおよびこれを用いた固体撮像装置 | |
| JP2023041178A (ja) | 表示ドライバ及び表示装置 | |
| SU1424050A1 (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
| KR0186178B1 (ko) | 샘플링 주파수 변환 필터회로 | |
| JPS6352570A (ja) | 原稿読取装置 | |
| JPH09281924A (ja) | 駆動装置 | |
| US6285016B1 (en) | Scanning circuit for solid-state imaging device | |
| KR910006567B1 (ko) | 화상전화기의 화상처리회로 | |
| JPH02279073A (ja) | 画像入力装置 | |
| JPS62198287A (ja) | 映像信号の変換回路 | |
| JPH04207218A (ja) | パルス選択回路 |