JPS63126290A - 半導体レ−ザ素子及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、半導体レーザ素子及びその製造方法に関す
るものである。

（従来の技術） 近年、光ディスクや長距離開光通信用の光源として用い
るため、高出力な半導体レーザ素子がますます望まれて
きている。このような高出力半導体レーザ素子の一例と
しては：例えば文献（すショナル　テクニカル　レポー
ト　（ＮａｔｉｏｎａｌＴｅｃｈｎｉｃａｌ　Ｒｅｐｏ
ｒｔ）　、３２　［２］、１９８６　　Ｐ　Ｐ　、　２
４８〜２５４）に開示されているＢＴＲＳ　（旦ｕｒｉ
ｅｄ　Ｔｗｉｎ−ｊ３ｉｄｇｅ　５ｕｂｓｔｒａｔｅ）
型と称されるものがある。

第３図は、このＢＴＲ５型半導体レーザの構造を概略的
に示す断面図であり、この半導体レーザの共振器と直交
する断面を示したものである。尚、図面が複雑化するの
を回避するため、断面を示すハツチングを一部省略しで
ある。

メサ部分１１ａを含むＰ型ＧａＡｓ基板１１上には、メ
サ部分１１ａで基板面を露出するような満１３ａを有す
るｎ型ＧａＡｓ電流狭窄層１３が設けられている。さら
に、この溝１３ａを含む電流狭窄層１３上に、電流狭窄
層側から順次にｐ型Ａｌｌ、Ｇａ１−、Ａｓ下側クラッ
ド層１５、ｐ型Ａ　Ｉ　Ｘ　Ｇ　ａ　＋　−ｘＡｓ活性
層１７及びｎ型ＡｆＬ、　Ｇ　ａ　ｌ−ｙ　Ａ　Ｓ上側
クラッド層１９のダブルヘテロ接合と、ｎ型ＧａＡｓキ
ャップ層２１とが順次に設けられている。さらに、この
キャップ層２１の上側にはｎ型オーミック電極２３が、
又、基板１１の下側にはｎ型オーミック電極２５がそれ
ぞれ設けられている。

又、この半導体レーザ素子においては、電流狭窄層１３
の溝！、３ａの両側部分２７ａ、２７ｂがそれぞれリッ
ジ状になっている。このようなリッジを有するウェハ上
に、液相エピタキシャル結晶成長法（Ｌｉｑｕｉｄ　Ｐ
ｈａｓｅ　Ｅｐｉｔａｘｙ、以下ＬＰＥ法と略称する。

）によって活性層等の半導体層の成長を行なうと、リッ
ジ側面での成長が促進されるのに対しリッジ上での成長
速度は極めて遅くなる。これがため、活性層等を非常に
薄い膜厚に再現性良く成長させることが出来る。

又、この半導体レーザ素子は、電流狭窄層１３から成る
内部ストライプ構造を有しているから、電流は溝部分１
３ａに対応する活性層部分に効率良く注入される。

上述したような活性層を非常に薄い膜厚のものにしてお
くと、活性層で生じた光は、この活性層の上下に設けら
れている各クラッド層に大きくしみ出し、その結果、活
性層の光密度が減少する。

レーザ素子においては、光密度が一定値以上の場合、レ
ーザ素子の端面を破壊するような現象が生じる。従って
、上述の如く活性層を薄膜化し光密度を適正値にするこ
とは、レーザ素子の最大出力を増加させるのに有効であ
ると云える。

次に、第４図（Ａ）〜（Ｄ）を参照して、第３図に示し
た半導体レーザ素子の製造方法につき説明する。尚、第
４図（Ａ）〜（Ｄ）は製造進度に応じて変化する半導体
レーザを示す断面図である。第３図と同様、断面を示す
ハツチングを一部省略しである。

先ず、化学エツチングによってｐ型ＧａＡｓ基板１１に
、断面がメサ構造の凸部１１ａをストライプ状に形成す
る（第４図（Ａ））。

次に、第一回目のＬＰＥ成長として、この凸部＋１ａを
含む基板ｌｌ上に、電流狭窄層用のｎ型ＧａＡｓ層１２
をその表面が平坦になるように成長させる（第４図（Ｂ
））、このｎ型ＧａＡｓ層１２の表面がうねり等が存在
するような平坦でないものであると以下のような問題が
生じる。すなわち、次工程においてこのｎ型ＧａＡｓ層
Ｉ２に溝１３ａを形成することを行なうが、この際に、
この層１２の溝形成領域以外の部分に基板ＩＩに達する
エツチング部が生じてしまい、リーク電流発生の原因と
なる。従って、このｎ型ＧａＡｓ層１２の成長を慎重に
行なう必要があった。

次に、ｎ型ＧａＡｓ層１２の、メサ部１１ａに対応する
領域表面からメサ部１１ａに至る溝１３ａを化学エツチ
ングによって形成する。これによって、互いが平行な二
つのリッジ２７ａ、２７ｂを有する電流狭窄層１３を得
る（第４図（Ｃ））。

次に、第二回目のＬＰＥとして、この電流狭窄層１３を
含む下地上に、ダブルヘテロ接合及びキャップ層を形成
する。このＬＰＥ成長を、リッジ間及びリッジ上の活性
層が平坦になるように行なっていた（第４図（Ｄ））。

（発明が解決しようとする問題点） しかしながら、第３図を用いて既に説明したような従来
の半導体レーザ素子は以下に示すような問題点があった
。

■二回のＬＰＥ成長を行なう必要があるため、素子特性
の悪化と、製造工数の増加とを招く。

具体的に説明すると、第一回目のＬＰＨによって成長さ
せたｎ型ＧａＡｓ層は、化学的エツチングで加工された
後、第二回目のＬＰＥ成長時に長時間（１〜２時間程度
）結晶成長のための温度雰囲気（約８００℃）にさらさ
れる。従って、この工程においてｎ型ＧａＡｓ層の不純
物と、ｐ型ＧａＡｓ基板の不純物とが熱拡散現象によっ
て相互に混じり合い、これがため、基板と電流狭窄層と
の界面付近にレーザ素子の特性を悪化させるような、両
者の中間的な層が生じ易くなってしまう。さらに、ＬＰ
Ｅを二回行なうため、二回のＬＰＥと比較して倍の工数
が必要になる。

■第４図（Ｂ）を用いて既に説明したような理由から、
電流狭窄層用のｎ型ＧａＡｓ層をその表面が平坦になる
ように結晶成長させる必要がある。このような結晶成長
を行なうためには結晶成長用メルト（ＧａＡｓを結晶成
長させる場合であわば、溶媒としてのＧａ中に溶質とし
てのＡｓを結晶成長温度において過飽和になるように溶
かし込んだもの）の過飽和度を、通常のＬＰＥで行なわ
れている；ｂ制御よりも、さらに正確に制御しなければ
ならないという問題点があった。

■又、リッジ形成工程において、基板に形成したメサ状
の凸部上に正確に溝を形成する必要がある。従って、溝
形成時のフォトリングラフィ技術は非常に高精度に行な
わなければならないという問題点があった。この溝の形
成位置が例えば凸部からずれた場合は、溝の深さが深く
なりＬＰＨの選択成長を利用しての活性層の平坦化が出
来なくなるようなことが考えられる。又、溝位置が凸部
の中心からずれた場合も溝両側のリッジの幅が異なって
くる。いずれの場合も、レーザ素子の特性を悪化させる
原因になる。

この出願の第一発明の目的は、上述した問題点を解決し
、生産性及び特性共に優れた高出力半導体レーザ素子を
提供することにある。

この出願の第二発明の目的は、生産性及び特性共に優れ
た高出力半導体レーザ素子を再現性良く製造することが
出来る製造方法を提供することにある。

（問題点を解決するための手段） この出願の第一発明の目的の達成を図るため、この発明
の半導体レーザ素子は以下のような特徴を有している。

この半導体レーザ素子は、第一導電型のＧａＡｓ下地上
に第二導電型の八ｌｌ　Ｇ　ａ　Ａ　ｓ内部電流狭窄層
と、第一導電型のＡＩＬＧ　ａ　Ａ　ｓ下側クラッド層
、ＧａＡｓ又はｋｌ　Ｇ　ａ　Ａ　ｓ活性層及び第二導
電型のＡｌＧａＡｓ上側クラッド層で形成したダブルヘ
テロ接合とを具える。さらに、前述の内部電流狭窄層の
発光端面と平行な断面における形状を、この電流狭窄層
の厚みが電流注入領域側から離れるに従って漸次に連続
的に活性層側に増大して最大厚となり、その後は一定の
厚みにまで減少する山形形状とする。さらに、この半導
体レーザ素子の活性層を、前述の山形形状の二つの頂部
間に亘る部分において均一な厚みで平坦なものとする。

又、この出願の第二発明の目的の達成を図るため、この
発明の半導体レーザ素子の製造方法によれば、第一導電
型のＧａＡｓ下地に逆メサ構造の凸部をストライプ状に
形成する工程と、−回の液相エピタキシャル成長工程と
を含むことを特徴とする。

尚、この−回の液相エピタキシャル成長工程において、
前述の凸部の両側の下地面上に第二導電型のＡＩＬＧａ
Ａｓ層を成長させること、メルトバックによって前述の
凸部を除去すること、 前述の第二導電型のＡｎ　Ｇ　ａ　Ａ　ｓ層を含む下地
上に第一導電型のＡＩＬＧ　ａ　Ａ　ｓ下側クラッド層
５ＧａＡｓ又はＡＩＬＧ　ａ　Ａ　ｓ活性層、第二導電
型のＡｌ１Ｇ　ａ　Ａ　ｓ上側クラッド層及び第二導電
型のＧａＡｓキャップ層を順次に成長させることを順次
に行なうことを特徴とする。

（作用） このような半導体レーザ素子の構造によれば、電流狭窄
層の山形形状の二つの頂部間の活性層部分に発振領域を
特定することが出来る。このことにつき具体的に説明す
る。

電流狭窄層を含む下地上にＬＰＥ法を用いてダブルヘテ
ロ接合を形成する場合を考える。ＬＰＥ成長の異方性の
ため、山形の斜面におけるダブルヘテロ接合用半導体層
の結晶成長速度は、この斜面以外での成長速度よりも速
くなる。従って、頂部間では斜面に下側クラッド層が成
長するに従い対向する斜面の層が接近してゆき、結果的
に頂部間の層の表面は平坦になる。一方、山形の他方の
斜面では、電流注入領域と反対側が平坦面であるから、
頂部から離れるに従い成長速度が遅くなる。従って、下
側クラッド層の層厚は頂部近傍で厚くなり、頂部から離
れるに従い薄くなりある距離離れると一定厚みになる。

又、活性層用半導体層を成長させる際には、下側クラッ
ド層の傾斜部において活性層用半導体層は速く成長し、
頂部間の平坦部での成長は非常に遅くなる。これがため
、頂部開領域で均一でかつ薄い厚みの平坦な活性層が得
られる。

この発明の半導体レーザ素子の製造方法によれば、逆メ
サのストライプ状の凸部の両側の下地上に電流狭窄層形
成用の第二導電型のＡｊ２　Ｇ　ａ　Ａ　ｓ層を形成す
る。その後、ＧａＡｓから成る凸部をメルトバックを用
い所定の深さまで除去することによって、山形形状を有
する内部電流狭窄層が容易に形成される。

さらに、逆メサ形状の凸部をメルトバックして得た領域
は、この領域を含む下地上への結晶成長が進むにつれて
、そのまま電流注入領域及び発振領域になる。従って、
凸部形成後は、キャップ層形成が終了するまで、マスク
合わせ等が不要になる。

又、電流狭窄層用半導体層の形成、メルトバック、ダブ
ルヘテロ接合用半導体層の形成及びキャップ層用半導体
層の形成は、−回のＬＰＥ成長工程中で行なわれる。

（実施例） 以下、図面を参照して、この発明の半導体レーザ素子及
びその製造方法の一実施例につき説明する。尚、これら
図はこの発明が理解できる程度に概略的に示しであるに
すぎず、各構成成分の寸法、形状及び配置関係は図示例
に限定されるものではない。

半一　レーザ；　の才゛生 第１図は、この出願の第一発明に係る半導体レーザ素子
の構造の一例を概略的に示す断面図であり、この半導体
レーザの共振器と直交する断面（発光端面に平行な面）
を示したものである。

尚、図面が複雑化するのを回避するため、断面を示すハ
ツチングを一部省略しである。

又、以下の実施例を第一導電型をｐ型とし、第二導電型
をｎ型とした例で説明するが、互いが逆の導電型であっ
ても勿論良い。又、この発明で云う下地とは、ＧａＡｓ
基板そのものでも、或いはＧａＡｓ基板とバッファ層と
で構成したものであっても良い。

３１はｐ型ＧａＡｓ下地を示す。このｐ型ＧａＡｓ下地
３１上には、活性層への電流注入領域３３を規制するｎ
型１１ｚ　Ｇａ、−２Ａｓ内部電流狭窄層３５を具える
。さらに、この電流狭窄層３５上側には、ρ型入ｆ）、
　ｙ　Ｇ　ａ　＋　−ｙ　Ａｓ下側クラッド層３７、ρ
型ＡｊＺ、Ｇａ、−ＸＡｓ活性層３９及びｎ型１゜Ｇａ
ｐ−、Ａｓ上側クラッド層４Ｉで形成したダブルヘテロ
接合を具える。この上側クラッド層４１上にｎ型ＧａＡ
ｓキャップ層４３を具える。又、ｐ型ＧａＡｓ下地３１
の下側には第一電極としてのｐ側オーミック電極４５を
具え、キャップ層４３の上側には第二電極としてのｎ側
オーミック電極４７を具える。

尚、上述の内部電流狭窄層３５は、これの、半導体レー
ザ素子の発光端面と平行な断面における形状が、この層
３５の厚みが電流注入領域３３側から離れるに従って漸
次に連続的に活性層３９側に増大して最大厚となりその
後は一定の厚みにまで減少する山形形状となっている。

又、山形形状の二つの頂部間（第１図中、Ｗｏで示す領
域）に亘る活性層部分は均一の厚み（７ｆ１１図中、ｄ
で示す寸法）てかつ平坦なものになっている。

ジ体し−ザ素　の製造　ン 次に、第２図（Ａ）〜（Ｄ）を参照して、上述したよう
な半導体レーザ素子を製造するための方法の一実ｈｈ例
につき説明する。尚、第２図（Ａ）〜（Ｄ）は製造進度
に応じて変化する半導体レーザを示す断面図である。こ
れら図は、第１図と同様、断面を示すハツチングを一部
省略して示しである。又、以下に述べる製造方法は単な
る一例にすぎず、数値的条件や使用薬品等はこの実施例
に限定されるものでないこと明らかである。

ｐ型ＧａＡｓ下地３１の（１００）表面に、フォトソン
グラフィ技術を用いて、ストライプ方向が＜０１１＞方
向になるようにストライプ状に下地の一部を覆うエツチ
ングマスクを形成する。次に、このｐ型ＧａＡｓ下地３
１の、マスクで覆われていない領域を硫酸−過酸化水素
水系のエツチング液によって除去して、ストライプ方向
と直交する断面が逆メサ形状の凸部３１ａを有するウェ
ハを得る（第２図（Ａ））。この実施例の場合、エツチ
ング後の凸部の頂上部分の幅Ｗ。、エツチング深さく凸
部の高さ）ｈをそれぞれＷ。＝２〜６μｍ、ｈ＝１〜３
μｍの範囲の値とした。尚、これらの値は、ＷＯについ
ては横シングルモードが得られるよう、又、ｈについて
は製造条件を考慮して、変更することが出来る。

次に、この凸部３１　ａを有する下地３１上に一回の液
相エピタキシャル結晶成長（ＬＰＥと略称することもあ
る。）工程で、第２図（Ｂ）〜（Ｄ）を用いて説明する
ような半導体層形成及びメルトバックを行なう。

ＬＰＥを行なう際、下地がメサ形状を有していて、さら
に、このメサの頂上部分の幅Ｗ。が６μｍ程度と小さい
場合は、ＬＰＥ成長の異方性によってこのメサの側面で
の結晶成長が促進される。従って、内部電流狭窄層用の
ｎ型ＡＪＺｚＧａ、−、Ａｓ層５】を、このメサ形状の
凸部３］ａを有する下地３１上に成長させると、凸部３
１．ａ側面にメルト中の溶質が集中しメサの頂点には結
晶成長しないから、この電流狭窄層用半導体層５１の厚
さは凸部から離れるに従い薄くなりある距離離れると一
定になる（第２図（Ｂ））。ここで、ｎ型１゜Ｇａ　＋
　−ｚ　Ａ　ｓ層のＡ４組成比を、ｎ型ＡＲｘ　Ｇ　ａ
＋−、Ａｓ層の成長後に引き続き行なわれるメルトエツ
チングを考慮して、２が約０．２より大きな値好ましく
は０．２≦２≦０．５とする。

次に、メルトバックによって凸部３１ａを頂上部から所
定の量だけ除去する。

結晶成長温度において、溶質Ａｓが溶媒Ｇａ中で未飽和
状態にあるメルトを第２図（Ｂ）に示すようなウェハに
接触させると、この接触部のＧａＡｓがメルト中に溶は
出しＧａＡｓがエツチングされる。この際、ＧａＡｓと
ｌｌＧａＡｓとではメルトによってエツチングされる速
度が大きく異なり（通常２桁程度異なる。）、ＧａＡｓ
のエツチング速度は非常に速い。従って、数秒間程度の
時間でメルトエツチングを行なうと、ＧａＡｓが選択的
にエツチングされるから、第２図（Ｂ）に示すようなウ
ェハにおいては凸部３１ａのＧａＡｓのみかエツチング
されて、内部電流狭窄層３５を得ることが出来る（第２
図（Ｃ））。尚、このメルトバックによるエツチング深
さく第２図（Ｃ）中、ｈｌで示す寸法。）は、凸部３１
ａの高さｈと比較した場合ｈ　Ｉ＜ｈの関係を満足する
と共に、活性層３９で生じた光を充分に閉じ込められる
厚みとする。この関係は、例えば０．５μｍ＜ｈ、＜ｈ
とすることができ、エツチング深さｈｌの許容度は非常
にゆるやかなものと云える。

続いて、ダブルヘテロ接合及びキャップ層の形成を行な
う。これらは、内部電流狭窄層３５の形成　　パのため
のＬＰＥと同一工程で行なうことは既に述べた通りであ
る。

先ず、内部電流狭窄層３５を含む下地３１上にｐ型Ａｆ
ｔ、Ｇａ、−、Ａｓ下側クラッド層３７を成長させる。

この際、凸部３１ａのメルトバックで除去した部分（こ
の部分を溝５３と称する。）の側面５３ａにおける下側
クラッド層用の半導体層の成長速度は、ＬＰＥ成長の異
方性によって溝５３の底面への成長速度より速いため、
この溝５３上側（Ｗ　Ｏで示す領域）での下側クラッド
層３７の部分は平坦なものになる。一方、溝５３以外の
領域の下側クラツド層３７の部分は内部電流狭窄層３５
と同様に成長する。

次に、この下側クラッド層上に、例えばｐ型ＡＪ２ＸＧ
ａ、−ＸＡｓ層から成る活性層３９、ｎ型ＡＩｌ、Ｇａ
、−、Ａｓ上側クラッド層４１及びｎ型ＧａＡｓキャッ
プ層４３を順次にＬＰＥ成長させる。この成長において
、下側クラッド層３７がメサ構造になっているため、Ｌ
ＰＥ成長の異方性によって、メサの側面の結晶成長速度
が速くなるから、下側クラッド層３７の平坦部分（Ｗ　
ａで示す領域）上に成長される活性層３９の部分の膜厚
（第２図（Ｄ）中、ｄで示す寸法。）を非常に薄くする
ことが出来る。この膜厚ｄは例えばｄ＝０．０６μｍに
なる。

キャップ層４３の形成が終了した後は、従来公知の方法
によって、下地３１の下側に第一電極４５を、又、キャ
ップ層４３の上側に第二電極４７をそれぞれ形成して、
第１図に示すこの発明の半導体レーザ素子を得ることが
出来る。

尚、上述の実施例において、活性層３９のＡＪＺ組成Ｘ
は、半導体レーザ素子の発振波長に応じて適正な値にす
る。又、上側及び下側クラッド層３７゜４１の１組成ｙ
は、活性層３９にキャリアと光とを閉じ込めるために、
おおよそｘ＋０．２≦ｙの関係にする。

又、活性層３９をＧａＡｓ層を以って構成しても良い。

さらに、活性層をＡｆｌ、ＧａＡｓ、ＧａＡｓいずれで
構成した場合であっても、その導電型はｐ型、ｎ型いず
れのものでも良い。

（発明の効果） 上述した説明からも明らかなように、この発明の半導体
レーザ素子の構造は、電流狭窄層用半導体層の形成、メ
ルトバック、ダブルヘテロ接合用半導体層の形成及びキ
ャップ層用半導体層の形成を、−回のＬＰＥ成長工程で
行ない得る。従って、二回のＬＰＥを行なうがため生じ
ていた素子特性の悪化と工数の増加という問題点を解決
することが出来る。

又、逆メサ形状の凸部をメルトバックするだけで内部電
流狭窄層を形成することが出来ると共に、メルトバック
によって得た領域は、この領域を含む下地上への結晶成
長が進むにつれて、そのまま電流注入領域及び発振領域
になる。従って、従来のような内部電流狭窄層形成のた
めのフォトリソグラフィ工程やエツチング工程が全く不
要になる。従って、構造の位置ずれの発生を完全に除去
することが出来、よって、位置ずれに起因する素子特性
の悪化を防止することが出来る。

又、上述した実施例の説明からも明らかなように、この
発明の半導体レーザ素子の製造方法によれば、通常行な
われているようなＬＰＥ成長条件と、メルトバック条件
とを用いて、均一な膜厚でかつ薄い平坦な活性層が得ら
れる。従って、ＬＰＥ成長及びメルトバックにおける飽
和度制御が容易である。

これがため、生産性及び特性共に優れた高出力半導体レ
ーザ素子を提供することが出来る。さらに、生産性及び
特性共に優れた高出力半導体レーザ素子を再現性良く製
造することが出来る製造方法を提供することが出来る。

【図面の簡単な説明】

第１図は、この発明の半導体レーザ素子の実施例を示す
断面図、 第２図（Ａ）〜（Ｄ）は、この発明の半導体レーザ素子
の製造方法の実施例を示す製造工程図、 第３図は、従来の半導体レーザ素子の一例を示す断面図
、 第４図（Ａ）〜（Ｄ）は、第３図に示した従来の半導体
レーザ素子の製造方法を示す製造工程図である。 ３１・・・第一導電型のＧａＡｓ下地 ３３−・・電流注入領域 ３５−・・第二導電型Ａｕ、Ｇａ、−、Ａｓ内部電流狭
窄層 ３７−・・第一導電型／ｌｌ、Ｇａ、−、Ａｓ下側クラ
ッド層 ３９−・・活性層（へ１ＸＧａ＋−ＸＡｓ層）４１・・
・第二導電型１１．Ｇａ、−、Ａｓ上側クラッド層 ４３・・・キャップ層 ４５・・・第一電極（ｐ側オーミック電極）４７−・・
第二電極（ｎ側オーミック電極）５１・・・内部電流狭
窄層用Ａ立２　Ｇ　ａ　＋−２Ａ　５層５３−・・溝、
　　　　　　　５３ａ・・・溝側面。 特許出願人　　　沖電気工業株式会社 ３ｆ′冨−瀉４Ｅ型の＆＆Ａｊ下り也 ｊ３　　豪；ＦＬ＞笠へ禰２或 ３５：　’１：ｚ４ｔ”ＪＡＪ、ｚＣｒａｔ−ｚＡｓ内
’ｉｓ賓ｉｉｑ層３７　　）ら−勾し？智仁’ＪＡ又ｙ
（ｒａｔ−ｙＡｓ　　Ｔ”イμリク　フッ　ト−２ｔＪ
Ｌ　名’／ｊ−）ｑｔｃＡｌｘ（ｒａｔ−ｘＡＪ）４１
　　第１痺を型ＡＪ、ｙｌｔａｔ−ｙＡｓ　ｒｊｌｌ’
ｌクラッド乃４３：代ヤッ７１ ４５・　セｇ　　−ｔモ弛　（１ｐ４貝り　オーミック
／ｌｊ否ど）４７：　第−ａｈ　（ｙｕｉ１才−ミ、７
’ＴＪｉ４り牛４＃レーｒ幸７１ネＴ断面記 第１図 ５ｆ’内令ｐ電じ’ｊＬＳｔｑ／ＩｌｔｍＡＪ！ｚ（ｒ
ａｒ−ｚハ５屑５Ｊ　　准　　　５ｊ改　溝儂１動 啜ｌ二牲記 第２図 嘔１１：、才り圓 第２図 従来の牛４Ａ＋レー寸゛禾千（斤〜ｊ断１旧第３図

Claims (2)

【特許請求の範囲】
1. （１）第一導電型のＧａＡｓ下地上に第二導電型のＡｌ
   ＧａＡｓ内部電流狭窄層と、第一導電型のＡｌＧａＡｓ
   下側クラッド層、ＧａＡｓ又はＡｌＧａＡｓ活性層及び
   第二導電型のＡｌＧａＡｓ上側クラッド層で形成したダ
   ブルヘテロ接合とを具え、 前記内部電流狭窄層の発光端面と平行な断面における形
   状をその厚みが電流注入領域側から離れるに従って漸次
   に連続的に活性層側に増大して最大厚となりその後は一
   定の厚みにまで減少する山形形状とし、 前記山形形状の二つの頂部間に亘る活性層部分を均一の
   厚みで平坦として成ること を特徴とする半導体レーザ素子。
2. （２）第一導電型のＧａＡｓ下地に逆メサ構造の凸部を
   ストライプ状に形成する工程と、 前記凸部の両側の下地面上に第二導電型のＡｌＧａＡｓ
   層を成長させた後、メルトバックによって前記凸部を除
   去し、その後、前記第二導電型のＡｌＧａＡｓ層を含む
   下地上に第一導電型のＡｌＧａＡｓ下側クラッド層、Ｇ
   ａＡｓ又はＡｌＧａＡｓ活性層、第二導電型のＡｌＧａ
   Ａｓ上側クラッド層及び第二導電型のＧａＡｓキャップ
   層を順次に成長させる一回の液相エピタキシャル成長工
   程と を含むことを特徴とする半導体レーザ素子の製造方法。