JPS63124492A - 半導体レ−ザの製造方法 - Google Patents
半導体レ−ザの製造方法Info
- Publication number
- JPS63124492A JPS63124492A JP27147986A JP27147986A JPS63124492A JP S63124492 A JPS63124492 A JP S63124492A JP 27147986 A JP27147986 A JP 27147986A JP 27147986 A JP27147986 A JP 27147986A JP S63124492 A JPS63124492 A JP S63124492A
- Authority
- JP
- Japan
- Prior art keywords
- cleavage
- protons
- injecting
- regions
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 2
- 238000003776 cleavage reaction Methods 0.000 abstract description 21
- 230000007017 scission Effects 0.000 abstract description 21
- 238000012360 testing method Methods 0.000 abstract description 13
- 238000002347 injection Methods 0.000 abstract description 7
- 239000007924 injection Substances 0.000 abstract description 7
- 239000010931 gold Substances 0.000 abstract description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052737 gold Inorganic materials 0.000 abstract description 5
- 239000000523 sample Substances 0.000 abstract description 4
- 238000003491 array Methods 0.000 abstract description 2
- 239000013078 crystal Substances 0.000 abstract description 2
- 230000007547 defect Effects 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 12
- 230000000903 blocking effect Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000005253 cladding Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 2
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要コ
発光面（へき開面）に直角なチップ分割領域にプロトン
を注入して、高抵抗にする。そうすれば、ブローパテス
トによる特性測定が正確に行われ、且つ、へき開面の欠
陥部が解消する。
を注入して、高抵抗にする。そうすれば、ブローパテス
トによる特性測定が正確に行われ、且つ、へき開面の欠
陥部が解消する。
［産業上の利用分野］
本発明は半導体レーザの製造方法の改善に関する。
近年、光通信が脚光を浴びて発展しつつあるが、このよ
うな光通信において、半導体レーザは発光光源として使
用されており、従って、その半導体レーザの一層の品質
・性能の向上が要望されている。
うな光通信において、半導体レーザは発光光源として使
用されており、従って、その半導体レーザの一層の品質
・性能の向上が要望されている。
［従来の技術］
さて、第３図は半導体レーザの断面図の一例を示してい
る。同図において、１はｎ −ＧａＡｓ基板。
る。同図において、１はｎ −ＧａＡｓ基板。
２はｐ−ＧａＡｓ電流阻止層、３はｎ−ＧａＡｌＡｓク
ラッド層、４はｎ−ＧａＡｌＡｓ活性層、５はｐ −Ｇ
ａＡｌＡｓクラッド層、６はｐ−ＧａＡｓキャップ層、
７は十電極。
ラッド層、４はｎ−ＧａＡｌＡｓ活性層、５はｐ −Ｇ
ａＡｌＡｓクラッド層、６はｐ−ＧａＡｓキャップ層、
７は十電極。
８は一電極である。
このような構造は、ウェハー状のｎ −ＧａＡｓ基板（
膜厚１００μｍ程度）１の上にｐ −ＧａＡｓ電流阻止
層２をエピタキシャル成長し、その電流阻止層２の中央
を溝状に除去した後、その上に各成長層３〜６ （成長
層の合計膜厚３〜５μｍ）を順次エピタキシャル成長し
、次に、十−電極７．８を形成する。次いで、短冊形状
のアレーにへき関するが、へき関する理由は、端面での
反射率を高くして増幅度を上げるためで、へき開面が発
光面となるものである。
膜厚１００μｍ程度）１の上にｐ −ＧａＡｓ電流阻止
層２をエピタキシャル成長し、その電流阻止層２の中央
を溝状に除去した後、その上に各成長層３〜６ （成長
層の合計膜厚３〜５μｍ）を順次エピタキシャル成長し
、次に、十−電極７．８を形成する。次いで、短冊形状
のアレーにへき関するが、へき関する理由は、端面での
反射率を高くして増幅度を上げるためで、へき開面が発
光面となるものである。
しかし、アレー状の複数の半導体レーザ素子は、更に個
々の素子に分割しなければならないから、へき開面に、
へき開面に直角方向の素子間の間隙に予めエツチング溝
を形成している。それは、アレー状の複数素子を個々の
素子に容易に分割し易くするためである。第４図はへき
開面のウェハー１０の斜視図を示しており、１１はエツ
チング溝、１２はへき開面で、点線で囲んでいる部分が
へき開後の１つのアレー１３を示している。且つ、ウェ
ハーのへき開方法は角形ウェハーの両端に引っかき傷を
入れておき、その反対面から押圧してへき関する。なお
、第４図には個々のレーザ素子の詳細（第３図で説明し
た各層の詳細）は図示していない。
々の素子に分割しなければならないから、へき開面に、
へき開面に直角方向の素子間の間隙に予めエツチング溝
を形成している。それは、アレー状の複数素子を個々の
素子に容易に分割し易くするためである。第４図はへき
開面のウェハー１０の斜視図を示しており、１１はエツ
チング溝、１２はへき開面で、点線で囲んでいる部分が
へき開後の１つのアレー１３を示している。且つ、ウェ
ハーのへき開方法は角形ウェハーの両端に引っかき傷を
入れておき、その反対面から押圧してへき関する。なお
、第４図には個々のレーザ素子の詳細（第３図で説明し
た各層の詳細）は図示していない。
［発明が解決しようとする問題点］
ところで、このようなエツチング溝を設けるもう一つの
理由があって、それを説明するための図を第５図（ａｌ
に示している。即ち、上記のアレー１３は個々のレーザ
素子（チップ）に分割した後、針（プローブ）を立てて
素子特性をブローパテストする方法が望ましいが、チッ
プに分割すると小さく （チップの大きさは０．３ｗ角
程度）なり過ぎて取扱が難しくなる。従って、アレー状
のまま個々のチップの電気的・光学的ブローパテストを
行なっている。そのため、エツチング溝を形成せずに、
第５図（ａｌに示すような状態でブローパテストを行な
うと、１つのチップＢにプローブ１４を立てて、十電極
７から一電極８に電流を流した場合、隣接したチップＡ
、Ｃにも電流（矢印）が流れて測定誤差が生じる。
理由があって、それを説明するための図を第５図（ａｌ
に示している。即ち、上記のアレー１３は個々のレーザ
素子（チップ）に分割した後、針（プローブ）を立てて
素子特性をブローパテストする方法が望ましいが、チッ
プに分割すると小さく （チップの大きさは０．３ｗ角
程度）なり過ぎて取扱が難しくなる。従って、アレー状
のまま個々のチップの電気的・光学的ブローパテストを
行なっている。そのため、エツチング溝を形成せずに、
第５図（ａｌに示すような状態でブローパテストを行な
うと、１つのチップＢにプローブ１４を立てて、十電極
７から一電極８に電流を流した場合、隣接したチップＡ
、Ｃにも電流（矢印）が流れて測定誤差が生じる。
従って、第５図（ｂｌに示すように、予めエツチング溝
１１を形成し、各レーザ素子を電気的に分離しておいて
、ブローパテストをおこなう方法が採られており、かく
して、測定誤差が生じないように考慮している。上記が
エツチング溝を形成するもう一つの理由である。
１１を形成し、各レーザ素子を電気的に分離しておいて
、ブローパテストをおこなう方法が採られており、かく
して、測定誤差が生じないように考慮している。上記が
エツチング溝を形成するもう一つの理由である。
ところが、ウェハーをアレーにへき関する前に、予めエ
ツチング溝を設けておくと、へき開時に、へき開応力が
へき開面に不均一にかかつて、へき開面に段差ができ、
完全な鏡面にへき閲されないと云う問題があり、この鏡
面の乱れは発光効率を低下させる大きな原因になる。第
５図（Ｃ１はその段差（矢印曲線）を例示している図で
ある。なお、第５図中の記号は第３図と同一部位に同一
記号が付けである。
ツチング溝を設けておくと、へき開時に、へき開応力が
へき開面に不均一にかかつて、へき開面に段差ができ、
完全な鏡面にへき閲されないと云う問題があり、この鏡
面の乱れは発光効率を低下させる大きな原因になる。第
５図（Ｃ１はその段差（矢印曲線）を例示している図で
ある。なお、第５図中の記号は第３図と同一部位に同一
記号が付けである。
本発明はこのような問題点をなくする半導体レーザの製
造方法を提案するものである。
造方法を提案するものである。
［問題点を解決するための手段］
その目的は、化合物半導体基板上にエピタキシャル層を
成長した後、へき関する発光面に直角なチップ分割領域
に、プロトンを注入して高抵抗にする工程が含まれる半
導体レーザの製造方法によって達成される。
成長した後、へき関する発光面に直角なチップ分割領域
に、プロトンを注入して高抵抗にする工程が含まれる半
導体レーザの製造方法によって達成される。
［作用］
即ち、本発明は、従来のエツチング溝の代わりに、個々
のチップに分割するチップ分割領域に、プロトンを注入
して、高抵抗領域にする。そうすると、ブローパテスト
が正確に行われ、且つ、へき開面のへき開による段差な
どの欠陥部分がなくなる。
のチップに分割するチップ分割領域に、プロトンを注入
して、高抵抗領域にする。そうすると、ブローパテスト
が正確に行われ、且つ、へき開面のへき開による段差な
どの欠陥部分がなくなる。
［実施例１
以下、図面を参照して実施例によって説明する。
第１図はプロトンを注入する工程図を示しており、同図
（ａｌはウェハー１０の斜視図、同図（ｂ）はアレーの
部分断面図である。
（ａｌはウェハー１０の斜視図、同図（ｂ）はアレーの
部分断面図である。
即ち、従来と同じくウェハー状のｎ −ＧａＡｓ基板１
の上に、ｐ−ＧａＡｓ電流阻止層２をエピタキシャル成
長し、フォトプロセスを用いて基板に達する溝（幅２〜
３μｍ）を形成した後、再びエピタキシャル成長してｎ
−ＧａＡｌＡｓクラッド層３．ｎ −ＧａＡＩＡｓ活性
層’ｌ ｐＧａＡＩＡｓＧａＡｌＡｓクラッド層５Ａ
ｓキャップ層６を積層する（第１図（ｂｌ参照）。
の上に、ｐ−ＧａＡｓ電流阻止層２をエピタキシャル成
長し、フォトプロセスを用いて基板に達する溝（幅２〜
３μｍ）を形成した後、再びエピタキシャル成長してｎ
−ＧａＡｌＡｓクラッド層３．ｎ −ＧａＡＩＡｓ活性
層’ｌ ｐＧａＡＩＡｓＧａＡｌＡｓクラッド層５Ａ
ｓキャップ層６を積層する（第１図（ｂｌ参照）。
次いで、第１図に示すように、膜厚１μｍの金（Ａｕ）
パターン１５を形成し、露出させたチップ分割領域（幅
１０〜２０μｍの帯状領域）にプロトンを加速電圧４０
０ＫｅＶ程度で注入する。プロトン（Ｐｒｏｔｏｎｉ陽
子）はイオン化した水素（Ｈ＋）から注入できて、注入
はｎ−ＧａＡｓ基板１まで到達させる。
パターン１５を形成し、露出させたチップ分割領域（幅
１０〜２０μｍの帯状領域）にプロトンを加速電圧４０
０ＫｅＶ程度で注入する。プロトン（Ｐｒｏｔｏｎｉ陽
子）はイオン化した水素（Ｈ＋）から注入できて、注入
はｎ−ＧａＡｓ基板１まで到達させる。
このプロトンの注入によって結晶が破壊され、プロトン
注入領域２０は高抵抗化する。また、金パターンは金を
スパッタ法で被着し、フォトマスクを用いてイオンミリ
ングでパターンニングして形成する。
注入領域２０は高抵抗化する。また、金パターンは金を
スパッタ法で被着し、フォトマスクを用いてイオンミリ
ングでパターンニングして形成する。
次に、十−電極７，８を形成し、更に、アレーにへき開
した後、第２図に示すように、プローブ１４を当てて電
気的・光学的なブローパテストをおこなう。そうすると
、レーザ素子間に高抵抗なプロトン注入領域２０が介在
するから、エツチング溝が設けられた場合と同様にチッ
プを電気的に分離した状態になり、ブローパテストが誤
差な〈実施できる。しかる後、へき開によって個々のレ
ーザ素子に分離する。
した後、第２図に示すように、プローブ１４を当てて電
気的・光学的なブローパテストをおこなう。そうすると
、レーザ素子間に高抵抗なプロトン注入領域２０が介在
するから、エツチング溝が設けられた場合と同様にチッ
プを電気的に分離した状態になり、ブローパテストが誤
差な〈実施できる。しかる後、へき開によって個々のレ
ーザ素子に分離する。
このような製造方法を採れば、ブローパテストは正確な
測定値が得られ、且つ、へき開面も均一・な鏡面になっ
て、半導体レーザの品質や歩留が改善される。
測定値が得られ、且つ、へき開面も均一・な鏡面になっ
て、半導体レーザの品質や歩留が改善される。
なお、上記実施例は他の構造の半導体レーザにも適用で
きることは云うまでもない。
きることは云うまでもない。
［発明の効果］
以上の説明から明らかなように、本発明によればへき開
面が−様な鏡面になり発光効率が改善されて、半導体レ
ーザの品質・歩留の向上に役立つものである。
面が−様な鏡面になり発光効率が改善されて、半導体レ
ーザの品質・歩留の向上に役立つものである。
第１図（ａｌ、 （ｂｌはプロトン注入の工程図、第２
図はそのブローパテストを示す図、第３図は半導体レー
ザの斜視図、 第４図は従来のウェハー状の半導体レーザの斜視図、 第５図（ａｌ〜ｔｅｌは従来の問題点を説明する図であ
る。 図において、 ｌはｎ −ＧａＡｓ基板、 ２はｐ −ＧａＡｓ電流阻止層、 ３はｎ−ＧａＡｌ八Ｓク八ツクラッ ド層ｎ −ＧａＡＩＡｓ活性層、 ５はｐ−ＧａＡｌ八Ｓク八ツクラッ ド層ｐ−ＧａＡｓキャップ層、 ７は十電極、 ８は一電極、 １０はウェハー、１１はエツチング溝、１２はへき開面
、 １３はアレー、１４はプローブ、
１５は金パターン、２０はプロトン注入領域 を示している。
図はそのブローパテストを示す図、第３図は半導体レー
ザの斜視図、 第４図は従来のウェハー状の半導体レーザの斜視図、 第５図（ａｌ〜ｔｅｌは従来の問題点を説明する図であ
る。 図において、 ｌはｎ −ＧａＡｓ基板、 ２はｐ −ＧａＡｓ電流阻止層、 ３はｎ−ＧａＡｌ八Ｓク八ツクラッ ド層ｎ −ＧａＡＩＡｓ活性層、 ５はｐ−ＧａＡｌ八Ｓク八ツクラッ ド層ｐ−ＧａＡｓキャップ層、 ７は十電極、 ８は一電極、 １０はウェハー、１１はエツチング溝、１２はへき開面
、 １３はアレー、１４はプローブ、
１５は金パターン、２０はプロトン注入領域 を示している。
Claims (1)
- 化合物半導体基板上にエピタキシャル層を成長した後
、へき開すべき発光面に直角なチップ分割領域に、プロ
トンを注入して高抵抗にする工程が含まれてなることを
特徴とする半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27147986A JPS63124492A (ja) | 1986-11-13 | 1986-11-13 | 半導体レ−ザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27147986A JPS63124492A (ja) | 1986-11-13 | 1986-11-13 | 半導体レ−ザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63124492A true JPS63124492A (ja) | 1988-05-27 |
Family
ID=17500613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27147986A Pending JPS63124492A (ja) | 1986-11-13 | 1986-11-13 | 半導体レ−ザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63124492A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004134701A (ja) * | 2002-10-15 | 2004-04-30 | Mitsubishi Electric Corp | 半導体素子の製造方法 |
| JP2019201209A (ja) * | 2018-05-17 | 2019-11-21 | ３−５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング３−５ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ＧｍｂＨ | 半導体構成素子製造方法および半導体構成素子 |
-
1986
- 1986-11-13 JP JP27147986A patent/JPS63124492A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004134701A (ja) * | 2002-10-15 | 2004-04-30 | Mitsubishi Electric Corp | 半導体素子の製造方法 |
| JP2019201209A (ja) * | 2018-05-17 | 2019-11-21 | ３−５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング３−５ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ＧｍｂＨ | 半導体構成素子製造方法および半導体構成素子 |
| CN110504214A (zh) * | 2018-05-17 | 2019-11-26 | 3-5电力电子有限责任公司 | 半导体组件制造方法和半导体组件 |
| US10825734B2 (en) | 2018-05-17 | 2020-11-03 | 3-5 Power Electronics GmbH | Method for fabricating a semiconductor device and a semiconductor device |
| CN110504214B (zh) * | 2018-05-17 | 2023-07-25 | 3-5电力电子有限责任公司 | 半导体组件制造方法和半导体组件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01184892A (ja) | 半導体レーザ装置 | |
| US7138284B2 (en) | Method and apparatus for performing whole wafer burn-in | |
| JP3257219B2 (ja) | マルチビーム半導体レーザ | |
| JPS63124492A (ja) | 半導体レ−ザの製造方法 | |
| KR20010085668A (ko) | 반도체 발광 장치의 제조 방법 및 반도체 발광 장치 | |
| JPH09232677A (ja) | 半導体レーザ | |
| JP2000133871A (ja) | 半導体レーザ素子の製造方法 | |
| JP2002204028A (ja) | 半導体装置およびその製造方法 | |
| JPH09293928A (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH08130343A (ja) | 半導体レーザの製造方法 | |
| JPH05315703A (ja) | 半導体レーザの製造方法 | |
| JPH0444285A (ja) | 半導体発光素子 | |
| JP3505913B2 (ja) | 半導体発光装置の製造方法 | |
| JPH04249384A (ja) | 半導体発光素子の製造方法 | |
| JPS6119186A (ja) | 二波長モノリシツク半導体レ−ザアレイの製造方法 | |
| JPS5882587A (ja) | 埋め込みヘテロ構造半導体レ−ザの製造方法 | |
| JPS6058690A (ja) | 半導体装置およびその製造方法 | |
| JP4617546B2 (ja) | アレイ型ブロードストライプ半導体レーザおよびその製造方法 | |
| JP4839497B2 (ja) | 半導体発光装置及び半導体発光装置の製造方法 | |
| KR100261247B1 (ko) | 레이저 다이오드의 제조방법 | |
| JPH09237918A (ja) | 発光ダイオードの製造方法 | |
| JPH0582901A (ja) | 半導体レーザ装置の製造方法 | |
| JPH07326816A (ja) | 半導体レーザの製造方法 | |
| KR100428253B1 (ko) | 표면 방출형 반도체 레이저 어레이 및 그의 제조방법 | |
| JPH088458A (ja) | 面発光型発光ダイオード |