JPS63110913A - インバ−タの保護装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はインバータの保護装置にかかり、詳しくはスイ
ッチング素子としてゲートターンオフサイリスタ（以下
、ＧＴＯという）を用いたインバータにおいて、過電流
からＧＴＯを保護するための保護装置に関する。

（従来の技術） 従来、スイッチング素子としてＧＴＯやトランジスタ等
の自己消弧形半導体素子を用いたインバータにおいては
、過負荷や負荷回路の短絡等による過大な出力電流によ
ってスイッチング素子が破壊するのを防止するため、出
力電流が予め設定した値を超えたことを検出するとすべ
てのスイッチング素子を消弧させて電流路を遮断するこ
とが行なわれている。

また、インバータの負荷が、直入れ起動される誘導電動
機の如く短時間の過負荷状態が頻繁に生じるようなもの
である場合には、ある相の出力電流が所定の設定値を超
えるとその相の正負アームの切り換え（正側または負側
のアームのうちそれまで導通していたアームを遮断し、
遮断されていたアームを導通させること）を行なうこと
により、出力電流を一定値以下に制限する方法が採られ
る場合がある。

ところで、自己消弧形半導体素子のうちＧＴＯは遮断可
能な最大電流（可制御電流）が予め決まっており、スイ
ッチング時にはＧＴＯを流れる電流がこの可制御電流以
下の値になるように動作させる必要がある。特に、可制
御電流を超える電流が流れている時にＧＴＯを消弧させ
ようとすると素子を破壊してしまうため、何らかの原因
によってＧＴＯを流れる電流が可制御電流を超えてしま
った場合にはＧＴＯの消弧を禁止する必要が生じる。

ここで、第４図はスイッチング素子としてＧＴＯを用い
たインバータの主回路構成を概略的に示したものである
。図において、　２１はフィルタコンデンサ、２２はア
ームリアクトル、２３はＧＴＯ，２４はＧＴＯ２３に逆
並列接続された帰還ダイオード、２５は出力変圧器、２
６は出力電流を検出するための変流器の如き電流検出器
をそれぞれ示している。

かかるインバータにおいて例えば負荷短絡が生じた場合
、ＧＴＯ２３に流れる電流の変化は第５図のａのように
なる。この第５図において、ＩＸはＧＴＯ２３の可制御
電流、１１は可制御電流Ｉｘに至る以前の段階でＧＴＯ
２３を消弧させるための電流設定値を示しており、図の
時刻ｔ。において負荷短絡が生じた際の素子電流ｉの増
加速度は、アームリアクトル２２のインダクタンスおよ
び出力変圧器２５の漏れインダクタンスによって抑制さ
れる一定の値となる。この場合、出力変圧器２５の漏れ
インダクタンスはアームリアクトル２２のインダクタン
スに比べてかなり大きいのが普通である。

そして、時刻ｔ０から増加した素子電流ｉが時刻ｔ□に
て電流設定値工、に達したとすると、それよりＡｔだけ
遅れた時刻ｔ３においてＧＴＯ２３の消弧が完了し、素
子電流ｉはこれ以後急激に減少する。なお、遅れ時間Δ
ｔはＧＴＯ２３のゲート駆動回路の動作遅れやストレー
ジタイムに起因するものである。

この場合では、素子電流ｉの増加速度が主として出力変
圧器２５の大きな漏れインダクタンスによって抑制され
ているため、遅れ時間ａｔ内における素子電流ｉの増加
量が少なく、可制御電流Ｉｘを超える前に消弧を完了さ
せてＧＴＯ２３を確実に保護することが可能となる。

（発明が解決しようとする問題点） しかしながら、出力変圧器を持たない場合のように出力
回路のインダクタンスが小さいインバータにおいて負荷
短絡等が起きると、素子電流の増加速度はアームリアク
トルのみによって抑制されるため極めて大きくなる。す
なわち、第５図のｂに示す如く時刻ｔ、ｊにて電流設定
値工、に達した時点で消弧等の保護動作を開始しても、
近れ時間７１１ｔを経過した時刻ｔ、ｌでは素子電流ｉ
の増加速度が速いために可制御電流Ｉｘをはるかに超え
てしまい、消弧によってＧＴＯが破壊してしまうという
問題があった。

本発明は上記の問題点を解決するべく提案されたもので
、その目的とするところは、過負荷や負荷の直接短絡等
、ＧＴＯを流れる電流の増加速度の相違に応じて正負ア
ームを切り換え、またはこの切り換えを行なわずにＧＴ
Ｏを消弧することなく短絡電流を除去する手段を選択的
に講じることにより、いかなる場合にもＧＴＯの破壊を
防止できるようにしたインバータの保護装置を提供する
ことにある。

（問題点を解決するための手段） 上記目的を達成するため、本発明は、スイッチング素子
としてＧＴＯを用いたインバータにおいて、出力交流電
流を検出する第１の電流検出器と、ＧＴＯの入力直流電
流を検出する第２の電流検出器と、前記出力交流電流の
瞬時値と出力電流制限のための第１の電流設定値とを比
較する第１のコンパレータと、前記入力直流電流と短絡
検知のための第２の電流設定値とを比較する第２のコン
パレータと、第１のコンパレータの出力の変化をアンド
ゲートやオアゲート等を介して一定の遅れ時間をもって
保持する時間遅れ要素と、前記遅れ時間内に前記入力直
流電流が第２の電流設定値を超えない場合にＧＴＯを含
む正・負アームの導通・遮断を切り換えるアーム切り換
え信号を発生し、かつ前記入力直流電流が第２の電流設
定値を超えた場合に前記アーム切り換え信号の発生を禁
止する手段としてのラッチ回路とから構成したことを特
徴とする。

（作用） 過負荷状態のように出力交流電流の増加速度が遅い場合
、その瞬時値が第１の電流設定値を超えてから一定の遅
れ時間内に入力直流電流が第２の電流設定値を超えるこ
とはない、また、特に出力変圧器を持たず出力回路のイ
ンダクタンスが小さいインバータにおける負荷短絡状態
のように、出力交流電流の増加速度が速い場合には前記
遅れ時間内に入力直流電流が第２の電流設定値を超える
。

かかる出力電流の増加速度の相違によりその増加原因（
過負荷や負荷短絡等）を判別し、過負荷の如く正負アー
ムの切り換えによりＧＴＯの保護が可能な場合にはラッ
チ回路を介してア、−ム切り換え信号を出力すると共に
、負荷短絡の如く消弧するとＧＴＯを破壊するおそれが
ある場合にはラッチ回路からのアーム切り換え信号の発
生を禁止し、ヒユーズの溶断等によって短絡電流を除去
する。

（実施例） 以下、図に沿って本発明の詳細な説明する。

まず、第１図は本発明の概略的な回路構成を示しており
１図において、１はフィルタコンデンサ。

２はアームリアクトル、３はＧＴＯ１４はＧＴＯ３に逆
並列接続された帰還ダイオード、５は出力交流電流を検
出する変流器の如き第１の電流検出器をそれぞれ示す。

しかして、この実施例では第４図に示した、ような出力
変圧器が設けられていないと共に、フィルタコンデンサ
１の一端と正側アームを構成するアームリック１−ル２
の一端との間にＧＴＯ３の入力直流電流を検出する直流
変流器等の第２の電流検出器６が接続され、この電流検
出器６の出力と交流側の前記電流検出器５の出力とが以
下に述べる保護判定回路７に加えられている。

すなわち保護判定回路７は、第１および第２の電流検出
器５，６の出力により、ＧＴＯ３を含む正負アームの導
通・遮断を切り換えるアーム切り換え信号を出力するた
めのものであり、電流検出器５の出力信号が反転入力端
子に加えられ、かつ出力電流制限のための第１の電流設
定値（＋ＩＬ）またはその符号が反転された電流設定値
（−Ｉ□）が非反転入力端子にそれぞれ加えられる第１
のコンパレータ８としてのコンパレータ８Ａ、８Ｂと、
電流検出器６の出力信号が非反転入力端子に加えられ、
かつ負荷短絡を判別するための第２の電流設定値（＋Ｌ
）が反転入力端子に加えられる第２のコンパレータ９と
、インバータの例えばＵ相の正側アーム、負側アームの
切り換え信号Ｓｕとコンパレータ８Ａの出力信号とが加
えられるアンドゲート１０と、このアンドゲート１０の
出力信号およびコンパレータ８Ｂの出力信号が加えられ
るオアゲート１１と、その出力側に接続された時間遅れ
要素１２と、その出力信号がＤ入力端子に加えられるラ
ッチ回路１３とから構成されている。

ここで、ラッチ回路１３はそのゲートにコンパレータ９
の出力信号としての短絡検知信号Ｐが加えられており、
この短絡検知信号Ｐが「Ｌ」レベルの時にはＤ入力端子
に加えられた信号がそのままＱ出力端子に現われて補正
されたアーム切り換え信号Ｓｕ″となり、また、短絡検
知信号ＰがｒＪレベルの時にはこの信号ＰがｒＬＪレベ
ルからｒＨＪレベルに変化する時点でのＤ入力端子の信
号をホールドし、かかる信号をアーム切り換え信号Ｓｕ
’として出力するものである。

なお、このように構成された保護判定回路７は、図示さ
れていないがインバータの他の２相（Ｖ相。

Ｗ相）にもそれぞれ設けられている。

次に、この動作を第２図および第３図を参照しつつ説明
する。まず、過負荷時のように出力電流の増加速度が遅
い場合の保護動作を第２図に基づいて詳述する。第２図
の時刻ｔ。において過負荷状態が発生すると、出力交流
電流は図示する如く徐々に増加していき、これに伴って
入力直流電流も増加する。なお、アーム切り換え信号Ｓ
ｕはインバータの制御回路から出力されるもので、最初
ｒＨＪレベルであると仮定し、この時Ｕ相では正側アー
ムが導通しているものとする。よって、アーム切り換え
信号ＳｕがｒＬＪレベルの場合には負側アームが導通す
る。

時刻ｔ１において出力交流電流は第１の電流設定値（＋
Ｉりに達し、コンパレータ８Ａの出力はそれまでのｒＨ
Ｊレベルから「Ｌ」レベルへと変化する。

これによりアンドゲート１０の出力はｒＬＪレベルに転
じ、またコンパレータ８Ｂの出力はｒＬＪレベルのまま
で変化しないため、オアゲート１１の出力は時刻ｔ１に
おいて図示するようにｒＬＪレベルになる。

この出力変化は、遅れ時間ｔｄを経て時刻ｔｃにおいて
時間遅れ要素１２の出力に現われる。

一方、ＧＴ○３の入力直流電流は出力交流電流と共に増
加するものの、電流の増加速度が遅いため時刻ｔｃでは
第２の電流設定値（＋Ｉりに達しない。よってコンパレ
ータ９の出力すなわち短絡検知信号Ｐは「Ｌ」レベルの
ままで変化しない。このため、ラッチ回路１３ではその
ゲートに加えられる信号が「Ｌ」レベルのままであるた
め、Ｄ入力端子に加えられた時間遅れ要素１２の出力が
そのままＱ出力端子に補正後のアーム切り換え信号Ｓｕ
’として出力される。この信号Ｓｕ″は正側アームおよ
び負側アームの新たな切り換え信号として用いられ、時
刻ｔｃにてｒＨＪレベルからｒｌＪレベルに変化するか
ら、正側アームの遮断および負側アームの導通が指令さ
れるものである。

この結果、ＧＴＯ３のゲート駆動回路の動作遅れ等によ
る遅れ時間Δｔを経過した後、時刻ｔ、以後にそれまで
導通していたＧＴＯ３の消弧が完了して出力交流電流が
減少し、電流制限が行なわれる。なお、時間遅れ要素１
２の存在により、出力交流電流は第１の電流設定値（十
■１）を超えた後も増加し続け、これが減少し始めるの
は前述の如く時刻ｔ、以後となるが、出力交流電流の増
加速度が遅いためこの間の増加電流は僅かなものであり
、□例えばＧＴＯ３の可制御電流を超えるようなおそれ
はない、また、必要に応じて第１の電流設定値Ｃ＋Ｉｉ
）を実際の目標値よりも若干小さく設定しておけば、出
力交流電流に十分余裕を持たせた状態でアームの切り換
えを行なうことが可能にある。

以上の説明は、Ｕ相の正側アームの導通時における出力
電流を制限するためのものであるが、同相の負側アーム
の導通時における動作は、アーム切り換え信号Ｓｕの初
期状態および第１のコンパレータ８の出力が変わるだけ
で実質的に同様である。

次に、負荷短絡時の保護動作を第３図に基づいて説明す
る。負荷短絡時にはインバータの出力回路のインダクタ
ンスが小さいため出力交流電流の増加速度が非常に速く
、第３図の時刻ｔ０において負荷短絡が発生したとする
と出力交流電流は図示するように急激に増加し、これに
つれて入力直流電流も急増する。いま、前記同様にアー
ム切り換え信号Ｓｕが最初ｒＨ」レベルであり、Ｕ相で
は正側アームが導通しているとする。

時刻ｔ１では出力交流電流が第１の電流設定値（＋１．
）に達するため、以後、コンパレータ８Ａの出力および
オアゲート１１の出力はｒＨＪレベルからｒＬ−Ｊレベ
ルに変化する。更に、この時刻ｔ工から遅れ時間ｔｄを
経過した後の時刻ｔｃにおいて時間遅れ要素１２の出力
もｒＬＪレベルに変化する。

一方、入力直流電流はこの間増加を続け、時刻ｔ０後の
時刻ｔ２において短絡判別のための第２の電流設定値（
＋Ｉ２）を超える。これにより、第２のコンパレータ９
の出力はｒＬＪレベルから「Ｈ」レベルに転じ、短絡検
知信号ＰもｒＨＪレベルとなる。

この時、入力直流電流の増加速度は速いため時刻ｔ２は
時刻ｔｃよりも早く、よってラッチ回路１３においては
、そのＱ入力端子に加わる信号すなわち時間遅れ要素１
２の出力信、号の変化が受は付けられず、時刻ｔ２にお
ける入力信号、つまりｒＨＪレベルの信号がホールドさ
れて補正後のアーム切り換え信号Ｓｕ’として出力され
る。すなわち、アーム切り換え信号Ｓｕ’は変化するこ
となく、インバータのＵ相における正負アームの切り換
えは行なわれない。

この場合、ＧＴ０３を流れる電流はその後、可制御電流
を超えることとなるが、消弧させずにＧＴＯ３に直列接
続されたヒユーズ（図示せず）等を溶断させることでＧ
ＴＯ３自体の破壊を未然に防止することができるもので
ある。

（発明の効果） 以上詳述したように本発明によれば、出力電流の増加原
因に応じて正負アームの切り換えまたはその禁止を行な
うため、過負荷や負荷の直接￥Ｌ＃！ｆｒ等いかなる場
合にもＧＴＯを破壊するおそれがなく、インバータを確
実に保護することができる。

【図面の簡単な説明】

第１図ないし第３図は本発明の一実施例を示すもので、
第１図は概略的な回路構成図、第２図および第３図はそ
れぞれ過負荷時および負荷短絡時の動作を説明するタイ
ミングチャート、第４図は従来におけるインバータの主
回路を示す回路構成図、第５図は従来における負荷短絡
時の動作を説明するタイミングチャートである。 １・・・フィルタコンデンサ ２・・・アームリアクトル ３・・・ゲートターンオフサイリスタ　　４・・・帰還
ダイオード　　　５，６・・・電流検出器７・・・保護
判定回路 ８．８Ａ、８Ｂ、　９・・・コンパレータ１０・・・ア
ンドゲート１１・・・オアゲート１２・・・時間遅れ要
素　　　　１３・・・ラッチ回路第１図 第４図 第５図

Claims (1)

1. 【特許請求の範囲】 スイッチング素子としてゲートターンオフサイリスタを
   用いたインバータにおいて、 出力交流電流を検出する第１の電流検出器と、前記ゲー
   トターンオフサイリスタの入力直流電流を検出する第２
   の電流検出器と、前記出力交流電流の瞬時値と第１の電
   流設定値とを比較する第１のコンパレータと、前記入力
   直流電流と第２の電流設定値とを比較する第２のコンパ
   レータと、前記第１のコンパレータの出力の変化を一定
   の遅れ時間をもって保持する時間遅れ要素と、前記遅れ
   時間内に前記入力直流電流が第２の電流設定値を超えな
   い場合に前記ゲートターンオフサイリスタを含む正・負
   アームの導通・遮断を切り換えるアーム切り換え信号を
   発生し、かつ前記入力直流電流が第２の電流設定値を超
   えた場合に前記アーム切り換え信号の発生を禁止する手
   段とから構成したことを特徴とするインバータの保護装
   置。