JPS60223478A - Ｇｔｏインバータ装置の保護装置 - Google Patents
Ｇｔｏインバータ装置の保護装置Info
- Publication number
- JPS60223478A JPS60223478A JP60068982A JP6898285A JPS60223478A JP S60223478 A JPS60223478 A JP S60223478A JP 60068982 A JP60068982 A JP 60068982A JP 6898285 A JP6898285 A JP 6898285A JP S60223478 A JPS60223478 A JP S60223478A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gto
- gate
- output
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/505—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/515—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Protection Of Static Devices (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はＧＴＯインバータ装置の保護装置に係り、特に
、相短絡時に全ＧＴＯを導通状態にするものにおいて、
ターンオフ過程にあるＧＴＯ及びターンオフ過程にある
ＧＴＯと対をなすＧＴＯを保護するのに好適なＧＴＯイ
ンバータ装置の保護装置に関する。
、相短絡時に全ＧＴＯを導通状態にするものにおいて、
ターンオフ過程にあるＧＴＯ及びターンオフ過程にある
ＧＴＯと対をなすＧＴＯを保護するのに好適なＧＴＯイ
ンバータ装置の保護装置に関する。
（１）
従来のサイリスタインバータ装置における相短絡保護方
式では、サイリスタが壊れる心配がないので相短終事故
発生と同時に全サイリスタを導通状態にして短絡電流を
分担することができた。
式では、サイリスタが壊れる心配がないので相短終事故
発生と同時に全サイリスタを導通状態にして短絡電流を
分担することができた。
しかし、インバータ装置をＧＴＯで構成するとゲート回
路及び素子自体の問題から、相短絡事故発生と同時に全
ＧＴＯを導通状態にできないという欠点がある。
路及び素子自体の問題から、相短絡事故発生と同時に全
ＧＴＯを導通状態にできないという欠点がある。
すなわち、ＧＴＯのゲートには例えば第１図で示される
ようにパルストランスＰＴを介してオン時とオフ時で逆
向きの電流を通電しなければならない。このため、相短
絡保護時において、ターンオフ信号が印加されている時
にターンオン信号を与えるようなモードが発生した場合
、第１図のゲート回路ではトランジスタＴ ｔ１＃ Ｔ
ｒｌが同時に導通状態となる期間が生じて、ゲート回
路自体が短絡を起こし破損するという問題がある。また
、ＧＴＯ素子からも、第２図の動作波形に示すように、
ターンオフ直後のアノード・カソード間電圧は電源電圧
以上にハネ上がるため、この電圧から（２） のターンオン動作は素子破壊につながる危険性がある。
ようにパルストランスＰＴを介してオン時とオフ時で逆
向きの電流を通電しなければならない。このため、相短
絡保護時において、ターンオフ信号が印加されている時
にターンオン信号を与えるようなモードが発生した場合
、第１図のゲート回路ではトランジスタＴ ｔ１＃ Ｔ
ｒｌが同時に導通状態となる期間が生じて、ゲート回
路自体が短絡を起こし破損するという問題がある。また
、ＧＴＯ素子からも、第２図の動作波形に示すように、
ターンオフ直後のアノード・カソード間電圧は電源電圧
以上にハネ上がるため、この電圧から（２） のターンオン動作は素子破壊につながる危険性がある。
すなわち、ＧＴＯインバータ装置ではゲートにターンオ
フ信号の印加されている期間とターンオフ直後に端子間
に過電圧が印加されている期間のいわゆるターンオフ動
作中のＧＴＯにはターンオン信号を与えられない欠点が
ある。
フ信号の印加されている期間とターンオフ直後に端子間
に過電圧が印加されている期間のいわゆるターンオフ動
作中のＧＴＯにはターンオン信号を与えられない欠点が
ある。
本発明の目的は前記したゲート回路の破損及びＧＴＯ素
子の破壊等のないＧＴＯインバータ装置の保護装置を提
供するにある。
子の破壊等のないＧＴＯインバータ装置の保護装置を提
供するにある。
本発明では、全Ｇ Ｔ Ｏを導通状態にする時点でオフ
動作中にあるＧＴＯ１或いはその対をなすアームのＧＴ
Ｏについては、オン信号を出力しないようにした前記問
題点を解決した。
動作中にあるＧＴＯ１或いはその対をなすアームのＧＴ
Ｏについては、オン信号を出力しないようにした前記問
題点を解決した。
以下、本発明の一実施例を第３図により説明する。
図において、直流電源ＥＤはフィルタリアクト（３）
ルＦＬを介して、フィルタコンデンサＦＣに接続される
。このフィルタコンデンサＦＣは各アームの基本構成が
ＧＴＯ及びＧＴＯと逆並列に接続されたフリーホイール
ダイオードＤ、からなる三相インバータ装置に接続され
る。三相インバータ装置の出力は、負荷の三相誘導電動
機ＩＭに接続される。
。このフィルタコンデンサＦＣは各アームの基本構成が
ＧＴＯ及びＧＴＯと逆並列に接続されたフリーホイール
ダイオードＤ、からなる三相インバータ装置に接続され
る。三相インバータ装置の出力は、負荷の三相誘導電動
機ＩＭに接続される。
一方、直流電圧検出器ＤＣＶＤは各相の上側ＧＴＯのア
ノードと下側ＧＴＯのカソード間に接続され、各相の電
圧を検出する。直流電圧検出器の出力は相短絡検出回路
ＰＳＤＣに接続され、相短絡検出回路ＰＳＤＣの出力は
、各アーム毎に設けたアンドゲートＡＮＤＩ、２の一方
の入力端子に接続される。アンドゲートＡＮＤ２の他の
入力端子はノットゲートＮＯＴの出力端子に接続され、
ノットゲートＮＯＴの入力端子とアンドゲートＡＮＤ１
の他の入力端子は、各アーム毎に設けられたゲート信号
回路ＧＳＣの出力端子の１つに接 ）続される。アンド
ゲートＡＮＤ１の出力端子はＡＮＤ３の一方の入力端子
に、また、アントゲ−（４） トＡＮＤ２の出力端子はフリップ・フロップＦＦを介し
てアンドゲートＡＮＤ３の他の入力端子に接続される。
ノードと下側ＧＴＯのカソード間に接続され、各相の電
圧を検出する。直流電圧検出器の出力は相短絡検出回路
ＰＳＤＣに接続され、相短絡検出回路ＰＳＤＣの出力は
、各アーム毎に設けたアンドゲートＡＮＤＩ、２の一方
の入力端子に接続される。アンドゲートＡＮＤ２の他の
入力端子はノットゲートＮＯＴの出力端子に接続され、
ノットゲートＮＯＴの入力端子とアンドゲートＡＮＤ１
の他の入力端子は、各アーム毎に設けられたゲート信号
回路ＧＳＣの出力端子の１つに接 ）続される。アンド
ゲートＡＮＤ１の出力端子はＡＮＤ３の一方の入力端子
に、また、アントゲ−（４） トＡＮＤ２の出力端子はフリップ・フロップＦＦを介し
てアンドゲートＡＮＤ３の他の入力端子に接続される。
フリップ・フロップＦＦの出力端子は同時にゲート信号
回路ＧＳＣにも接続される。
回路ＧＳＣにも接続される。
同様しこアンドゲートＡＮＤ３の出力端子もゲート信号
回路ＧＳＣに接続される。ゲート信号回路ＧＳＣの他の
出力端子の一つはリセット４８号としてフリップ・フロ
ップＦＦに接続され、もう一つはゲート信号増幅回路Ｇ
ＡＣの入力端子に接続される６ゲ一ト信号増幅回路ＧＡ
Ｃの出力端子は各アームのＧＴＯのゲートに接続される
。
回路ＧＳＣに接続される。ゲート信号回路ＧＳＣの他の
出力端子の一つはリセット４８号としてフリップ・フロ
ップＦＦに接続され、もう一つはゲート信号増幅回路Ｇ
ＡＣの入力端子に接続される６ゲ一ト信号増幅回路ＧＡ
Ｃの出力端子は各アームのＧＴＯのゲートに接続される
。
本実施例における相短絡時の保護動作を第３図。
第４図により説明する。
まず、第４図において、ゲート信号の立上がりでＧＴＯ
のオン信号を立下がりでオフ信号を与えるものとする。
のオン信号を立下がりでオフ信号を与えるものとする。
さて、インバータとして正常動作中に、ｔｌなる時点で
Ｕ組下アームのＧＴＯが誤点弧し、相短絡が発生すると
、第３図に示すＵ相の直流電圧検出器の出力は零になる
。これを検知して第４図のｔ２の時点で相短絡検出回路
ＰＳＤＣか（５） ら相短絡検知信号１が出力されると、そのときオン状態
にあるＧＴＯはこれを維持し、オフ状態にあるＧＴＯは
直ちにオンするような信号がゲート信号回路ＧＳＣから
出力される。
Ｕ組下アームのＧＴＯが誤点弧し、相短絡が発生すると
、第３図に示すＵ相の直流電圧検出器の出力は零になる
。これを検知して第４図のｔ２の時点で相短絡検出回路
ＰＳＤＣか（５） ら相短絡検知信号１が出力されると、そのときオン状態
にあるＧＴＯはこれを維持し、オフ状態にあるＧＴＯは
直ちにオンするような信号がゲート信号回路ＧＳＣから
出力される。
しかし、ｔ８の時点でＶ棚下アームのように、ＧＴＯに
オフゲート信号が与えられて間もないものについては、
オフ信号が出力されると同時に、ゲート信号回路ＧＳＣ
から出力されるオン信号ロック信号２により時間ｔ、の
間、強制オン信号３がロックされる。そうして、この間
にアンドゲートＡＮＤ２より発生するオフ信号発生検知
信号４の立上がりに同期して、フリップ・フロップＦＦ
が論理信号“１”から“０″に変化することにより、ア
ンドゲートＡＮＤ３が閉じられるため、■組下アームだ
けは相短絡検知信号１が伝達されずＧＴＯ強制オン信号
３は“０″の状態に保持する。
オフゲート信号が与えられて間もないものについては、
オフ信号が出力されると同時に、ゲート信号回路ＧＳＣ
から出力されるオン信号ロック信号２により時間ｔ、の
間、強制オン信号３がロックされる。そうして、この間
にアンドゲートＡＮＤ２より発生するオフ信号発生検知
信号４の立上がりに同期して、フリップ・フロップＦＦ
が論理信号“１”から“０″に変化することにより、ア
ンドゲートＡＮＤ３が閉じられるため、■組下アームだ
けは相短絡検知信号１が伝達されずＧＴＯ強制オン信号
３は“０″の状態に保持する。
また、フリップ・フロップＦＦの出力信号５は、同時に
ゲート回路ＧＳＣに与えられ、第４図中に点線で示す正
常時のオン信号が出力されるべき時点においても、オフ
状態を保つように働き、した（６） かって相短絡時にターンオフ動作中のＧＴＯは強制オン
信号３が印加されず、オフ状態を保持する。
ゲート回路ＧＳＣに与えられ、第４図中に点線で示す正
常時のオン信号が出力されるべき時点においても、オフ
状態を保つように働き、した（６） かって相短絡時にターンオフ動作中のＧＴＯは強制オン
信号３が印加されず、オフ状態を保持する。
ここで、フリップ・フロップＦＦは、ゲート信号回路Ｇ
ＳＣから与えられるリセット信号６により、任意の時間
にリセットされる。
ＳＣから与えられるリセット信号６により、任意の時間
にリセットされる。
以上述べた動作により１本実施例によればＧＴＯインバ
ータ装置の相短絡時におけるターンオフ動作中のＧＴＯ
に、オン信号が印加されることにより起こり得るＧＴＯ
特有の素子破壊を防止することができる。
ータ装置の相短絡時におけるターンオフ動作中のＧＴＯ
に、オン信号が印加されることにより起こり得るＧＴＯ
特有の素子破壊を防止することができる。
第５図に本発明の他の実施例を示す。
先に述べた実施例では第３図に点線で示す回路の内ノッ
トゲートＮＯＴ、アンドゲートＡＮＤ １〜ＡＮＤ３及
びフリップ・フロップＦＦからなる論理回路を各アーム
毎に設けて相短絡時の保護を行っていた。このため、相
短絡が発生し、ＧＴＯ強制オン信号が出力される時点で
はターンオフ動作中のＧＴＯと、対アームをなすＧＴＯ
にも強制オン信号が印加される。したがって、ターンオ
フ動作中にあるＧＴＯのしゃ断電流は突然増加し、（７
） ターンオフ失敗による素子破壊の危険性が生じる。
トゲートＮＯＴ、アンドゲートＡＮＤ １〜ＡＮＤ３及
びフリップ・フロップＦＦからなる論理回路を各アーム
毎に設けて相短絡時の保護を行っていた。このため、相
短絡が発生し、ＧＴＯ強制オン信号が出力される時点で
はターンオフ動作中のＧＴＯと、対アームをなすＧＴＯ
にも強制オン信号が印加される。したがって、ターンオ
フ動作中にあるＧＴＯのしゃ断電流は突然増加し、（７
） ターンオフ失敗による素子破壊の危険性が生じる。
そこで、本実施例では第５図に示すように、ＧＴＯ強制
オン信号３とフリップ・フロップ出方信号５を各組上、
下アームのゲート信号回路ＧＳＣに並列に接続すること
により、各相毎に相短絡時［の保護を行うようにした。
オン信号３とフリップ・フロップ出方信号５を各組上、
下アームのゲート信号回路ＧＳＣに並列に接続すること
により、各相毎に相短絡時［の保護を行うようにした。
すなわち、上、下いずれのアームのゲート信号回路ＧＳ
Ｃがオフ信号を出力してもアンドゲートＡＮＤ５により
これを検出し、前記実施例と同様に強制オン信号をロッ
クする。 １ したがって、相短絡時はターンオフ動作中のＧＴＯだけ
でなく、これと対アームを成すＧＴＯにも強制オン信号
は印加されないことになり、前記実施例によるターンオ
フ失敗の危険性を無くすことができる。
Ｃがオフ信号を出力してもアンドゲートＡＮＤ５により
これを検出し、前記実施例と同様に強制オン信号をロッ
クする。 １ したがって、相短絡時はターンオフ動作中のＧＴＯだけ
でなく、これと対アームを成すＧＴＯにも強制オン信号
は印加されないことになり、前記実施例によるターンオ
フ失敗の危険性を無くすことができる。
なお、以上の説明ではターンオフ動作中のＧＴＯにはオ
ン信号を与えない実施例としたが、第３図に示すリセッ
ト信号６の出方タイミングを調整することにより、第４
図中のＶ組上、下アームに点線で示したように、所定時
間後にオン信号を与え（８） てもよいことは勿論である。
ン信号を与えない実施例としたが、第３図に示すリセッ
ト信号６の出方タイミングを調整することにより、第４
図中のＶ組上、下アームに点線で示したように、所定時
間後にオン信号を与え（８） てもよいことは勿論である。
本発明によれば、ＧＴＯインバータ装置における相短絡
時にＧＴＯ素子の破壊を防ぐことができるだけでなく、
ＧＴＯにオン、オフゲート電流を通電するゲート回路の
短絡による破壊も防ぐことができる。
時にＧＴＯ素子の破壊を防ぐことができるだけでなく、
ＧＴＯにオン、オフゲート電流を通電するゲート回路の
短絡による破壊も防ぐことができる。
第１図はＧＴＯ用ゲート回路図、第２図はＧＴＯ動作時
の電圧波形図、第３図は本発明における第１の実施例の
回路図、第４図は本発明の第１の実施例の動作図、第５
図は本発明の第２の実施例の回路図である。 Ｅ、・・・直流電源、工い・・・三相誘導電動機、ＦＬ
・・・フィルタリアクトル、ＦＣ・・・フィルタコンデ
ンサ、ＤＣＶＤ・・・直流電圧検出器。 代理人 弁理士 小川勝馬 （９）
の電圧波形図、第３図は本発明における第１の実施例の
回路図、第４図は本発明の第１の実施例の動作図、第５
図は本発明の第２の実施例の回路図である。 Ｅ、・・・直流電源、工い・・・三相誘導電動機、ＦＬ
・・・フィルタリアクトル、ＦＣ・・・フィルタコンデ
ンサ、ＤＣＶＤ・・・直流電圧検出器。 代理人 弁理士 小川勝馬 （９）
Claims (1)
- １、直流電源とフィルタ装置とＧＴＯインバータ装置と
誘導電動機を備え、前記Ｇ Ｔ Ｏインバータ装置の相
短絡を検出して全ＧＴＯを導通状態にするＧＴＯインバ
ータ装置において、前記全ＧＴＯを導通状態にする時点
でオフ動作中にあるＧＴＯを除（ＧＴＯに一斉にオン信
号を供給する手段を設けたことを特徴とするＧＴＯイン
バータ装置の保護装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981178693U JPS5883993U (ja) | 1981-12-02 | 1981-12-02 | Ｇｔｏインバ−タ装置の相短絡保護装置 |
| JP60068982A JPS60223478A (ja) | 1981-12-02 | 1985-04-03 | Ｇｔｏインバータ装置の保護装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981178693U JPS5883993U (ja) | 1981-12-02 | 1981-12-02 | Ｇｔｏインバ−タ装置の相短絡保護装置 |
| JP60068982A JPS60223478A (ja) | 1981-12-02 | 1985-04-03 | Ｇｔｏインバータ装置の保護装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60223478A true JPS60223478A (ja) | 1985-11-07 |
| JPH0429313B2 JPH0429313B2 (ja) | 1992-05-18 |
Family
ID=52594836
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1981178693U Pending JPS5883993U (ja) | 1981-12-02 | 1981-12-02 | Ｇｔｏインバ−タ装置の相短絡保護装置 |
| JP60068982A Granted JPS60223478A (ja) | 1981-12-02 | 1985-04-03 | Ｇｔｏインバータ装置の保護装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1981178693U Pending JPS5883993U (ja) | 1981-12-02 | 1981-12-02 | Ｇｔｏインバ−タ装置の相短絡保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JPS5883993U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6074975A (ja) * | 1983-09-29 | 1985-04-27 | Fuji Electric Co Ltd | インバ−タのア−ム短絡検出回路 |
-
1981
- 1981-12-02 JP JP1981178693U patent/JPS5883993U/ja active Pending
-
1985
- 1985-04-03 JP JP60068982A patent/JPS60223478A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0429313B2 (ja) | 1992-05-18 |
| JPS5883993U (ja) | 1983-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100417837B1 (ko) | 단락및과전류장애로부터전력회로를보호하는방법및회로 | |
| EP0105510A2 (en) | Control system for power converter | |
| US3821630A (en) | Commutation failure detection and control for scr inverters | |
| US4641231A (en) | Apparatus and method for failure testing of a control turn-off semiconductor | |
| EP0470525B1 (en) | Power converter with shoot-through protection | |
| JPH0753037B2 (ja) | インバータの保護装置 | |
| JP3160414B2 (ja) | 変換装置 | |
| JPH10164854A (ja) | 電力変換器 | |
| JPS6412176B2 (ja) | ||
| JPS60223478A (ja) | Ｇｔｏインバータ装置の保護装置 | |
| JP3122247B2 (ja) | 交流しゃ断器 | |
| JPS61219216A (ja) | 半導体スイツチ回路 | |
| JPH07107751A (ja) | インバータ回路 | |
| JPS58112479A (ja) | 電力変換装置 | |
| JPH02114821A (ja) | スナバエネルギ回生回路の保護方法 | |
| JPS63110913A (ja) | インバ−タの保護装置 | |
| JPS62100163A (ja) | ゲ−トタ−ンオフサイリスタの保護装置 | |
| JPH05252648A (ja) | 保護回路付き整流装置 | |
| JPS6057293B2 (ja) | 直流スイツチング回路の保護方式 | |
| JPH0866047A (ja) | 電圧形電力変換装置 | |
| Wolpert | Uninterruptible Power Supply for Critical AC Loads--A New Approach | |
| JPH0311192B2 (ja) | ||
| JPS63157609A (ja) | 電源供給回路 | |
| JPS6332015B2 (ja) | ||
| JPH0847242A (ja) | 電圧形自励式変換器の事故検出回路 |