JPS58112479A - 電力変換装置 - Google Patents
電力変換装置Info
- Publication number
- JPS58112479A JPS58112479A JP56212376A JP21237681A JPS58112479A JP S58112479 A JPS58112479 A JP S58112479A JP 56212376 A JP56212376 A JP 56212376A JP 21237681 A JP21237681 A JP 21237681A JP S58112479 A JPS58112479 A JP S58112479A
- Authority
- JP
- Japan
- Prior art keywords
- self
- extinguishing
- arc
- gate
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/06—Circuits specially adapted for rendering non-conductive gas discharge tubes or equivalent semiconductor devices, e.g. thyratrons, thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、自己消弧形半４＃体累子を用いた′電力変換
装置に係９、特に素子の消弧失敗やアーム短絡全未然に
検出して装−１全保僅する１蔑能を備えだ電力変換装置
に関する。
装置に係９、特に素子の消弧失敗やアーム短絡全未然に
検出して装−１全保僅する１蔑能を備えだ電力変換装置
に関する。
発明の技術的背恩
ダート・ターンオフサイリスク（以下ＧＴＯと記す）、
あるいは静電誘導サイリスタ（以下ＳＩＴと記す）の如
き自己消弧形半導体素子全便用した電力変換装置、たと
えばインバータ装置では、従来のサイリスタの場合の如
き転流回路を必袂としないため、装置の小形化、高効率
化が図れるなどの利点かあり、従来のサイリスタに置き
換わろうとしている。
あるいは静電誘導サイリスタ（以下ＳＩＴと記す）の如
き自己消弧形半導体素子全便用した電力変換装置、たと
えばインバータ装置では、従来のサイリスタの場合の如
き転流回路を必袂としないため、装置の小形化、高効率
化が図れるなどの利点かあり、従来のサイリスタに置き
換わろうとしている。
第１図は、前述の自己消弧形半導体素子を用いたインバ
ータ装置の構成を示すものである。
ータ装置の構成を示すものである。
第１図においてＰｔＮは、インバータ装置の直流入力端
子、Ｕ、Ｘ・・・２は、自己消弧形半導体素子、たとえ
ばＧＴｏ 、 １１〜１６は各ＧＴＯと逆並列接続され
たダイオードである。ＧＴＯとダイオードを１組として
、これを２組直列に接続して１アームを構成し、少なく
とも２組のアーム全２８間に接続してそれぞれのアーム
の中間点よル交流出力を得ている。第１図は、３組のア
ームを使用しだ３相インバ一タ回路例である。
子、Ｕ、Ｘ・・・２は、自己消弧形半導体素子、たとえ
ばＧＴｏ 、 １１〜１６は各ＧＴＯと逆並列接続され
たダイオードである。ＧＴＯとダイオードを１組として
、これを２組直列に接続して１アームを構成し、少なく
とも２組のアーム全２８間に接続してそれぞれのアーム
の中間点よル交流出力を得ている。第１図は、３組のア
ームを使用しだ３相インバ一タ回路例である。
この回路の動作は既に周知の通）であるのでここでは省
略する。
略する。
第２図は、１組のアームのＧＴＯたとえばＵ相。
Ｘ相のダート信号のタイムチャートを示すものである。
第２図の（ａ）は、Ｕ相のオンダート信号、（ｂ）はＵ
相のオフゲート信号、ｔｅｌは、Ｘ相のオン５− ダート信号、（ｄ）は、Ｘ相のオフダート信号、（，１
は、第１図のＡ点の電位（ｆ）は、Ａ点に出入する′電
流（Ｉｕ）’にそれぞれ示したものである。第２図にお
いて、Ｕ相とＸ相とのオンゲート信号にΔｔの時間差を
設けているのは、Ｕ相とＸ相の同時点弧を避けるためで
あり、一般的に行なわれている方法である。
相のオフゲート信号、ｔｅｌは、Ｘ相のオン５− ダート信号、（ｄ）は、Ｘ相のオフダート信号、（，１
は、第１図のＡ点の電位（ｆ）は、Ａ点に出入する′電
流（Ｉｕ）’にそれぞれ示したものである。第２図にお
いて、Ｕ相とＸ相とのオンゲート信号にΔｔの時間差を
設けているのは、Ｕ相とＸ相の同時点弧を避けるためで
あり、一般的に行なわれている方法である。
背景技術の問題点
自己消弧形半導体素子は、その導通・非導通合金てデー
ト信号で制御できる利点があるが、素子を非導通にする
際、不充分なオフ・ダート信号が印加されたジ、あるい
は、充分なオフ・ダート信号を加えても、素子の可制御
範囲を越えた電流が流れていた場合には、短時間で破壊
されるという欠点がある。特に、ＧＴＯは、その素子の
ターンオフゲインを越えた′電流を消弧させようとして
消弧失敗した場合には、素子破壊に至る可能性が大であ
る。したかって、インバータ回路に自己消弧形半導体素
子を使用する場合アーム内の一方の素子が完全に消弧し
たこと６− 全検知してから、他方の素子に点弧することがアーム短
絡全防止するために好せしい方法である。
ト信号で制御できる利点があるが、素子を非導通にする
際、不充分なオフ・ダート信号が印加されたジ、あるい
は、充分なオフ・ダート信号を加えても、素子の可制御
範囲を越えた電流が流れていた場合には、短時間で破壊
されるという欠点がある。特に、ＧＴＯは、その素子の
ターンオフゲインを越えた′電流を消弧させようとして
消弧失敗した場合には、素子破壊に至る可能性が大であ
る。したかって、インバータ回路に自己消弧形半導体素
子を使用する場合アーム内の一方の素子が完全に消弧し
たこと６− 全検知してから、他方の素子に点弧することがアーム短
絡全防止するために好せしい方法である。
この点に鑑みなされて特開昭５６−１３９０８９が提案
されている。この提案内容は、自己消弧形半導体系子と
並列して素子の印加電圧の有無′ｆ！：検出する′畦圧
検出器を設け、素子の通流電流まだは、インバータ回路
の出力電流の検出信号と前記電圧検出信号とから自己消
弧形半導体系子の消弧、又は消弧失敗を判断する制御回
路を持つようにしたものである。この方法は、インバー
タ回路の出力電流か遅れ力率の場合には有効であるか、
出力電流、すなわち自己消弧形半導体素子に流れる電流
が断続する場合、さらには、出力′ｔｌｋ： １ＪＩＴ
、が進み力率の場合にはオフダート信号全印加した後も
、そのアームの他方の素子全点弧する壕では、電圧検出
不可のため素子の消弧又は消弧失敗全検出することは困
難であると百える。
されている。この提案内容は、自己消弧形半導体系子と
並列して素子の印加電圧の有無′ｆ！：検出する′畦圧
検出器を設け、素子の通流電流まだは、インバータ回路
の出力電流の検出信号と前記電圧検出信号とから自己消
弧形半導体系子の消弧、又は消弧失敗を判断する制御回
路を持つようにしたものである。この方法は、インバー
タ回路の出力電流か遅れ力率の場合には有効であるか、
出力電流、すなわち自己消弧形半導体素子に流れる電流
が断続する場合、さらには、出力′ｔｌｋ： １ＪＩＴ
、が進み力率の場合にはオフダート信号全印加した後も
、そのアームの他方の素子全点弧する壕では、電圧検出
不可のため素子の消弧又は消弧失敗全検出することは困
難であると百える。
発明の目的
７−
したがって、本発明は、前述の点に鑑みなされたもので
あり、その目的は、自己消弧形半導体素子の消弧失敗あ
るいは、同時点弧によるアーム短絡を未然に検出しこの
イに号により他の素子を制御して素子を破損から保護出
来る電力変換装置を提供することにある。
あり、その目的は、自己消弧形半導体素子の消弧失敗あ
るいは、同時点弧によるアーム短絡を未然に検出しこの
イに号により他の素子を制御して素子を破損から保護出
来る電力変換装置を提供することにある。
発明の概要
この目的全達成するために、本発明は、自己消弧形半導
体素子のオンゲート信号及びオフゲ−ト回路の電気量を
それぞれ検出し、特に消弧時の陰極・ダート間のインピ
ーダンスの変化を電気量で検出し、素子か消弧か否かを
判断して同一アーム内の他方の素子を制御するようにし
たものである。
体素子のオンゲート信号及びオフゲ−ト回路の電気量を
それぞれ検出し、特に消弧時の陰極・ダート間のインピ
ーダンスの変化を電気量で検出し、素子か消弧か否かを
判断して同一アーム内の他方の素子を制御するようにし
たものである。
発明の′実施例
以下、本発明の一実施例について説明する。
第３図は、本発明の一実施例を示しだもので、自己消弧
形半導体素子１個あたりの回路例を示す。オフゲ−ト回
路は、自己消弧形半導体素子（たとえばＧＴＯ）のオン
ゲート信号増幅器２゜８− と、オフゲート電流制限用のダート抵抗Ｒ１と、１次、
２次間が光結合された半導体素子ＰＣＩ（たとえは、フ
ォトカプラ）と抵抗Ｒ２と全直列接続したものを前記ダ
ート抵抗Ｒ１に並列に接続した回路とから構成される。
形半導体素子１個あたりの回路例を示す。オフゲ−ト回
路は、自己消弧形半導体素子（たとえばＧＴＯ）のオン
ゲート信号増幅器２゜８− と、オフゲート電流制限用のダート抵抗Ｒ１と、１次、
２次間が光結合された半導体素子ＰＣＩ（たとえは、フ
ォトカプラ）と抵抗Ｒ２と全直列接続したものを前記ダ
ート抵抗Ｒ１に並列に接続した回路とから構成される。
また、オフゲート回路は、オフダート信号増幅器２１と
、オフダート電流の逆流を阻止するダイオードＤと、１
次、２次間が光結合された半導体素子（たとえば、フォ
トカプラ）と抵抗Ｒ３とを直列接続したものを自己消弧
形半導体素子のダート・陰極間にオフゲート電流が流れ
込む方向に接続した回路とから構成される。第３図にお
いて、自己消弧形半導体素子のダート・陰極間に接続さ
れている抵抗Ｒｇ及びコンデンサＣｇは、ノイズによる
素子の誤点弧を防止するために一般的に挿入されるもの
である。
、オフダート電流の逆流を阻止するダイオードＤと、１
次、２次間が光結合された半導体素子（たとえば、フォ
トカプラ）と抵抗Ｒ３とを直列接続したものを自己消弧
形半導体素子のダート・陰極間にオフゲート電流が流れ
込む方向に接続した回路とから構成される。第３図にお
いて、自己消弧形半導体素子のダート・陰極間に接続さ
れている抵抗Ｒｇ及びコンデンサＣｇは、ノイズによる
素子の誤点弧を防止するために一般的に挿入されるもの
である。
次に作用について述べる。
第４図は、導通状態（電流ＩＡ ）にあるＧＴＯにオフ
ゲート電流ＩＧＱを流してＧＴＯｉ消弧させた時の代表
的な波形である。時刻１＝１６にて、９− ダート・陰極間に負極性の急峻なオフゲート電流工。、
を印加すると、ＧＴＯのキャリア蓄積時間の間（ｔ−ｔ
ｔ ）は、陽極電流ＩＡは、はとんど変化しないが、キ
ャリアが充分引き出される時刻１＝１．で陽極電流■゛
□は急激に減少し始めると共に、オフゲート電流ＩＧ、
は最大値Ｉ。ＱＭとなシ以後減少する一方、ＧＴＯの陰
極・ダート間のインピーダンスは、陽極電流■□が流れ
ている間は非常に小さく、たかだか数１０ｍＱであり、
消弧過程で急激に止弁して数にΩとなる。したかって、
ＧＴＯのダート・陰極間に現われる電圧ｖＧ、は、第４
図に示されるように、時刻ｔ ＝ ｔ ｏからｔｌｌで
の間は、小さく、ｔ＝ｔ、１過ぎてから急激に大きくな
りｔ＝ｔ２にて最大値■。ＱＭ （たとえは、２０〜２
５ｖ）となシ、以後陰極・ゲート間のツェナー′電圧レ
ベル（たとえは約１５ｖ）となり、オフダート信号が終
る（ｔ＝ｔ３）と零になる。第４図の破勝て示した波形
は、ＧＴＯの陽極室Ｒ，が小さい場合であり、さらには
、進み力率でＩＡか零の場合には、時刻ｔ＝ｔｏにてオ
フ・１０− ダート電流を印加すると、ただちに陽極電流は減少し、
同時にダート・成極間に電圧■。、が破線で示すように
現われる。
ゲート電流ＩＧＱを流してＧＴＯｉ消弧させた時の代表
的な波形である。時刻１＝１６にて、９− ダート・陰極間に負極性の急峻なオフゲート電流工。、
を印加すると、ＧＴＯのキャリア蓄積時間の間（ｔ−ｔ
ｔ ）は、陽極電流ＩＡは、はとんど変化しないが、キ
ャリアが充分引き出される時刻１＝１．で陽極電流■゛
□は急激に減少し始めると共に、オフゲート電流ＩＧ、
は最大値Ｉ。ＱＭとなシ以後減少する一方、ＧＴＯの陰
極・ダート間のインピーダンスは、陽極電流■□が流れ
ている間は非常に小さく、たかだか数１０ｍＱであり、
消弧過程で急激に止弁して数にΩとなる。したかって、
ＧＴＯのダート・陰極間に現われる電圧ｖＧ、は、第４
図に示されるように、時刻ｔ ＝ ｔ ｏからｔｌｌで
の間は、小さく、ｔ＝ｔ、１過ぎてから急激に大きくな
りｔ＝ｔ２にて最大値■。ＱＭ （たとえは、２０〜２
５ｖ）となシ、以後陰極・ゲート間のツェナー′電圧レ
ベル（たとえは約１５ｖ）となり、オフダート信号が終
る（ｔ＝ｔ３）と零になる。第４図の破勝て示した波形
は、ＧＴＯの陽極室Ｒ，が小さい場合であり、さらには
、進み力率でＩＡか零の場合には、時刻ｔ＝ｔｏにてオ
フ・１０− ダート電流を印加すると、ただちに陽極電流は減少し、
同時にダート・成極間に電圧■。、が破線で示すように
現われる。
第３図において、ＧＴＯのオフダ−ト電流■。Ｎは、Ｉ
Ａ−数Ａの電流を流す必要があるので、ダート抵抗Ｒ１
ｆ数Ω（たとえは３〜５Ω）とゆ、１１に数。Ａ〜１ｏ
□い程度、Ｄ電流ヶ流□−光結合半導体素子（たとえば
、フォトカプラ）は十分に動作するので、抵抗Ｒｚｆｆ
ｉｌｋΩ〜数にΩ程度に選定すれはよいことになシ、簡
単に検出できる。同様に、オフ・ダート電流の検出は、
ＧＴＯの＠極・ダート間に、１０数Ｖ〜２゜数Ｖが発生
するので、抵抗Ｒ３を数にΩ〜１０にΩ程度にすること
により光結合半導体素子を容易に動作させることができ
る。
Ａ−数Ａの電流を流す必要があるので、ダート抵抗Ｒ１
ｆ数Ω（たとえは３〜５Ω）とゆ、１１に数。Ａ〜１ｏ
□い程度、Ｄ電流ヶ流□−光結合半導体素子（たとえば
、フォトカプラ）は十分に動作するので、抵抗Ｒｚｆｆ
ｉｌｋΩ〜数にΩ程度に選定すれはよいことになシ、簡
単に検出できる。同様に、オフ・ダート電流の検出は、
ＧＴＯの＠極・ダート間に、１０数Ｖ〜２゜数Ｖが発生
するので、抵抗Ｒ３を数にΩ〜１０にΩ程度にすること
により光結合半導体素子を容易に動作させることができ
る。
ここで、オフダート電流の検出電流、すなわち、抵抗Ｒ
３にｂ↑Ｃれる電流ｉ２は、等測的にＧＴＯの陰極・ケ
゛−ト間に発生する電圧ＶａＱｋ検出していることりな
る。このことは、ＧＴＯが消弧したか、消弧動作に入っ
ていること全意味することになる。なぜならは、５ＩＩ
Ｔ述のようにＧＴＯが導通状態であれは、すなわち、蓄
積キャリアの排出前であれσＧＴＯの陰極・デート間の
インピーダンスは非常に小さいので陰極・ケ゛−ト間に
電圧は発生しないからである。
３にｂ↑Ｃれる電流ｉ２は、等測的にＧＴＯの陰極・ケ
゛−ト間に発生する電圧ＶａＱｋ検出していることりな
る。このことは、ＧＴＯが消弧したか、消弧動作に入っ
ていること全意味することになる。なぜならは、５ＩＩ
Ｔ述のようにＧＴＯが導通状態であれは、すなわち、蓄
積キャリアの排出前であれσＧＴＯの陰極・デート間の
インピーダンスは非常に小さいので陰極・ケ゛−ト間に
電圧は発生しないからである。
第５図は、光結合素子ＰＣＩ（又、ＰＣ２）ｏ ９−
”ｌｔ １１４１１のトランジスタのコレクタ舅？ａ子
は抵抗を介して′重連へ、まだ、エミッメψＩＷ子Ｕ１
、零電位へ接続しコレクタ瑞子を信号検出点として、容
易にディ・ゾタル悟号（ｈ） ｆｆｉ取出す回路側であ
る。
”ｌｔ １１４１１のトランジスタのコレクタ舅？ａ子
は抵抗を介して′重連へ、まだ、エミッメψＩＷ子Ｕ１
、零電位へ接続しコレクタ瑞子を信号検出点として、容
易にディ・ゾタル悟号（ｈ） ｆｆｉ取出す回路側であ
る。
第６図はオフダ−ト回路（ｇ）とオフダート回路に設け
た光結合素子ＰＣ２の出力信号（ｈｌとを陰極・ダート
間の発生電圧■Ｇ、と対比させて示したものでありキャ
リア蓄積時間ｔｄだけ遅れている。ＧＴＯ陽極札流か小
さい場合には、破刹ｊのようになる。捷だ、ＧＴＯの１
＠極電流が可制御範囲を越えている場合にはキャリアの
排出が完了しないため陰極・ダート間に電圧Ｖ。、が発
生しないので（ｈｌ （Ｎ号か出力されす消弧失敗した
ことがわかる。
た光結合素子ＰＣ２の出力信号（ｈｌとを陰極・ダート
間の発生電圧■Ｇ、と対比させて示したものでありキャ
リア蓄積時間ｔｄだけ遅れている。ＧＴＯ陽極札流か小
さい場合には、破刹ｊのようになる。捷だ、ＧＴＯの１
＠極電流が可制御範囲を越えている場合にはキャリアの
排出が完了しないため陰極・ダート間に電圧Ｖ。、が発
生しないので（ｈｌ （Ｎ号か出力されす消弧失敗した
ことがわかる。
第７図は、１組のアームについて、ここでは、Ｕ相、Ｘ
相のアームについて、自己消弧形半導体素子へのオンゲ
ート信号の制御方法を示した回路例である。第７図は、
基準オンゲート信号Ｕｏｎ、Ｘｏｎと、自己消弧形半導
体素子の消弧を検出した信号Ｕ。ｆｆ及びＸ。ｆｆ’に
一定時間遅らす遅延回路３０．３１を通した信号用ｆｆ
及びＸｏｆｆとを人力するフリップフロップＦＦＪ及び
ＦＦ２とから構成され、フリップフロップＦＦ２の出力
Ｑ２と基準オンダート信号Ｕ。ｎとの論理積３２によ＃
）Ｕ相のオンゲート信号Ｕ。ｎを得ている。
相のアームについて、自己消弧形半導体素子へのオンゲ
ート信号の制御方法を示した回路例である。第７図は、
基準オンゲート信号Ｕｏｎ、Ｘｏｎと、自己消弧形半導
体素子の消弧を検出した信号Ｕ。ｆｆ及びＸ。ｆｆ’に
一定時間遅らす遅延回路３０．３１を通した信号用ｆｆ
及びＸｏｆｆとを人力するフリップフロップＦＦＪ及び
ＦＦ２とから構成され、フリップフロップＦＦ２の出力
Ｑ２と基準オンダート信号Ｕ。ｎとの論理積３２によ＃
）Ｕ相のオンゲート信号Ｕ。ｎを得ている。
同様に、フリップフロップＦＦＩの出力Ｑ１と基準オン
ゲート信号Ｘ。ｎとの論理積３３によシＸ相のオンゲー
ト信号Ｘ。ｎを得ている。
ゲート信号Ｘ。ｎとの論理積３３によシＸ相のオンゲー
ト信号Ｘ。ｎを得ている。
第８図は、第７図の動作を示すタイムチャートである。
時刻ｔ＝ｔ４では、正常であればＸ相の消弧検出信号Ｘ
。ｆｆが破線のように出るはすであるが、消弧検出信号
かないためｔ＝ｔ４以後Ｕ１３− 相のオンダート信号は出力されない様子を示している。
。ｆｆが破線のように出るはすであるが、消弧検出信号
かないためｔ＝ｔ４以後Ｕ１３− 相のオンダート信号は出力されない様子を示している。
第７図では、素子の消弧をより確実に検出するだめ消弧
検出信号をわずかに遅らすようにしたが、必らすしも遅
らせる必要はない。
検出信号をわずかに遅らすようにしたが、必らすしも遅
らせる必要はない。
本発明の他の実施例について述べる。
第９図は、本発明の他の実施例を示したものである。基
準オフゲート信号（イ）を自己消弧形素子の最大消弧時
間ｔｄだけ遅らす遅延回路を持ち、これの出力遅延信号
（ロ）と前記素子の陰極・ダート間に発生する電圧全光
結合素子で検出した消弧検出信号（ハ）との論理積によ
シ消弧失敗を検出する。この信号により保護回路全動作
させ電力変換装置の運転全安全に停止させるようにする
ことが可能である。
準オフゲート信号（イ）を自己消弧形素子の最大消弧時
間ｔｄだけ遅らす遅延回路を持ち、これの出力遅延信号
（ロ）と前記素子の陰極・ダート間に発生する電圧全光
結合素子で検出した消弧検出信号（ハ）との論理積によ
シ消弧失敗を検出する。この信号により保護回路全動作
させ電力変換装置の運転全安全に停止させるようにする
ことが可能である。
第１０図は第９図の回路の動作を示すタイムチャートで
ある。自己消弧形半導体素子が消弧失敗した場合には、
第１０図のｃ′ｌの信号は破勝のようになる。
ある。自己消弧形半導体素子が消弧失敗した場合には、
第１０図のｃ′ｌの信号は破勝のようになる。
第１１図は、自己消弧形半導体素子の消弧検出信号←→
と前記素子のアームの他力の素子のオ１４− ンダート信号（ホ）よシ単安定マルチバイブレータ金用
いてワンショット信号（へ）を発生させ、このワンショ
ット信号（へ）とＭ記消弧検出信号←→との論理積で消
弧失敗を検出するようにした例である。第１２図は、第
１１図の回路動作全示しだタイムチャートであシ、消弧
失敗した場合には、（ハ）図は、破森状態となって出力
（ト）には、破線のような信号がイ■られる。寸だ、ア
ーム短絡は、Ｕ相及びＸ相の組に同時にオンダート信号
が印加された場合にも当然発生するが、既に述べたよう
な自己消弧形素子のオンゲート電流を検出して１両者の
論理積をとることにより、ダート増幅器が異常になった
場合でも確実に検出し、実際にアーム短絡が起る前に保
護回路を動作させ故障を最小限にとどめることが可能で
ある。
と前記素子のアームの他力の素子のオ１４− ンダート信号（ホ）よシ単安定マルチバイブレータ金用
いてワンショット信号（へ）を発生させ、このワンショ
ット信号（へ）とＭ記消弧検出信号←→との論理積で消
弧失敗を検出するようにした例である。第１２図は、第
１１図の回路動作全示しだタイムチャートであシ、消弧
失敗した場合には、（ハ）図は、破森状態となって出力
（ト）には、破線のような信号がイ■られる。寸だ、ア
ーム短絡は、Ｕ相及びＸ相の組に同時にオンダート信号
が印加された場合にも当然発生するが、既に述べたよう
な自己消弧形素子のオンゲート電流を検出して１両者の
論理積をとることにより、ダート増幅器が異常になった
場合でも確実に検出し、実際にアーム短絡が起る前に保
護回路を動作させ故障を最小限にとどめることが可能で
ある。
たとえばＧＴＯは、通常のサイリスタよりターンオン時
間が長いので、同時点弧を検出後ただちに血流短絡器な
ど全動作させ電流全バイパスさせることにより、素子全
破損に至らしめる心配はほとんとなくなる。第１３図は
、オンゲート信号検出要素の一方の端子金ＧＴＯの陰極
側に接続した例である。この他、ダート増幅器の１次側
に設けることも容易に可能である。
間が長いので、同時点弧を検出後ただちに血流短絡器な
ど全動作させ電流全バイパスさせることにより、素子全
破損に至らしめる心配はほとんとなくなる。第１３図は
、オンゲート信号検出要素の一方の端子金ＧＴＯの陰極
側に接続した例である。この他、ダート増幅器の１次側
に設けることも容易に可能である。
第１４図は第３図及び第１３図に示すオンあるいはオフ
ゲート信号の電気量を検出する他の実施例である。
ゲート信号の電気量を検出する他の実施例である。
その構成は、抵抗Ｒと、光結合素子ｐｃと、ツェナーダ
イオードＺＤとを直列接したもので、基準値を定めるツ
ェナーダイオードＺＤ’に押入することによυ、オンあ
るいは、オフゲート信号の電気量が基準値以上か否かを
検出することができる。
イオードＺＤとを直列接したもので、基準値を定めるツ
ェナーダイオードＺＤ’に押入することによυ、オンあ
るいは、オフゲート信号の電気量が基準値以上か否かを
検出することができる。
発明の効果
以上、本発明によれは、自己消弧形半導体素子を用いて
インバータ装置などを構成した電力変換装置において前
記素子の消弧失敗やアーム短絡全未然に検出し、装置全
保獲するために自己消弧形半導体素子のオンゲート電流
を光結合半導体素子で絶縁して検出し、さらに、オフダ
ート電流あるいは電圧を、籍に消弧時の１１ダ一ト間の
インピーダンスの変化による発生電圧を光結合半導体素
子で絶縁して検出し、その検出部ｇを他の、素子の制御
に加えることにより、比較的簡単な回路と部品により素
子を破損に至らすことのない、非常に信頼性の高い電力
変換装置を提供することができる。
インバータ装置などを構成した電力変換装置において前
記素子の消弧失敗やアーム短絡全未然に検出し、装置全
保獲するために自己消弧形半導体素子のオンゲート電流
を光結合半導体素子で絶縁して検出し、さらに、オフダ
ート電流あるいは電圧を、籍に消弧時の１１ダ一ト間の
インピーダンスの変化による発生電圧を光結合半導体素
子で絶縁して検出し、その検出部ｇを他の、素子の制御
に加えることにより、比較的簡単な回路と部品により素
子を破損に至らすことのない、非常に信頼性の高い電力
変換装置を提供することができる。
第１図は、従来のインバータ装置の主回路構成図、第２
図は第１図のインバータ装置の動作を示すタイムチャー
ト、第３図は本発明の一実施例を示す回路図、第４図は
、ＧＴＯの消弧時の動作を示す波形図、第５図、第６図
は第３図に示す本発明の実施例のダート信号検出部とそ
の動作チャート、第７図は本発明によるダート制御回路
を示したブロック図、第８図は、第７図の動作を説明す
るタイムチャート、第９図、第１１図は本発明の他の実
施例を示す回路図、第１０図、第１２図は、第９図、Ｍ
１１図それぞれの動作を示すタイムチャート、第４３図
及び第１４図は、本発明の更に別の実施例を示した回路
図である。 Ｕ 、Ｖ ｔ Ｗ ｔ Ｘ 、Ｙ ｔ Ｚ・・・自己消
弧形半導体１７− 素子、１１〜１６・・・ダイオード、２０．２１・・・
ダート増幅器、３０．３１・・・遅延回路、ＦＦＩ。 ＦＦ２・・・フリツノフロップ、３２．３３・・・１倫
理槓要素。 出願人代理人 弁理士 鈴 江 武 彦１８− 区 区 区Ｏト Ｕ） ４４１−
図は第１図のインバータ装置の動作を示すタイムチャー
ト、第３図は本発明の一実施例を示す回路図、第４図は
、ＧＴＯの消弧時の動作を示す波形図、第５図、第６図
は第３図に示す本発明の実施例のダート信号検出部とそ
の動作チャート、第７図は本発明によるダート制御回路
を示したブロック図、第８図は、第７図の動作を説明す
るタイムチャート、第９図、第１１図は本発明の他の実
施例を示す回路図、第１０図、第１２図は、第９図、Ｍ
１１図それぞれの動作を示すタイムチャート、第４３図
及び第１４図は、本発明の更に別の実施例を示した回路
図である。 Ｕ 、Ｖ ｔ Ｗ ｔ Ｘ 、Ｙ ｔ Ｚ・・・自己消
弧形半導体１７− 素子、１１〜１６・・・ダイオード、２０．２１・・・
ダート増幅器、３０．３１・・・遅延回路、ＦＦＩ。 ＦＦ２・・・フリツノフロップ、３２．３３・・・１倫
理槓要素。 出願人代理人 弁理士 鈴 江 武 彦１８− 区 区 区Ｏト Ｕ） ４４１−
Claims (5)
- （１）１組のアームが少なくとも２測置列接続された自
己消弧形半導体素子と、これらの素子にそれぞれ逆並列
接続されるダイオードとから成シ、このアームを少なく
とも２組直流電源に並列に接続して前記自己消弧形半導
体素子を所定の順序で点弧して交流出力を得るようにし
た電力変換装置において、前記自己消弧形半導体素子を
非導通にさせるためにケ゛−ト・陰極間に逆極性で印加
されるオフゲート電気信号を絶縁して検出するオフダー
ト検出回路を設け、この回路の出力信号と前記自己消弧
形半導体素子を導通させるためのオンゲート指令信号と
から前記自己消弧形半導体素子の導通を制御すること全
特徴とする′電力変換装置。 - （２）前記オフダ−ト検出回路は、自己消弧形半導体素
子のダート・陰極間のインピーダンスの一変化を検出す
る回路であることを特徴とする特許 - （３）１組のアームが少なくとも２個の１区列接ｉ−ｇ
れた自己消弧形半導体素子と、これらの素子にそれぞれ
逆並列接続されるダイオードとから成り、このアームを
少なくとも２組直流′１ハ源に並列に接続して前記自己
消弧形半導体素子を所定の順序で点弧して交流出力を得
るようにした電力変換装置において、前記自己消弧形半
導体素子を非導通にさせるためにダート・陰極間に逆極
性で印加されるオフゲート電気信号を絶縁して検出する
オフダート検出回路と、この回路の出力を遅延させる遅
延回路を設け、前記遅延回路の出力信号と、前記自己消
弧形半導体素子を導通させるだめのオンダート指令・信
号とから削記自己消弧形半ｌｓ．俸素子の導通全制御す
ることを特徴とする電力変換装置。 - （４）１組のアームが少なくとも２清面列接続きれた自
己消弧形半導体素子と、これらの素子にそれぞれ逆並列
ｆ＆ ｆｆＸ．されるダイオードとがら成り、このアー
ムを少なくとも２組直流電源に並列に接続して前記自己
消弧形半４俸素子を所定の順序で点弧して交流出力を得
るようにした電力変換装置において、前記自己消弧形半
導体素子を非導通にさせるだめのダート・陰極間に逆極
性で印加されるオフゲート電気信号を絶縁して検出する
オフダート検出回路と、前記自己消弧形半導体素子を非
導通させるためのオフゲート指令信号を遅延させるだめ
の遅延回路を設け、この回路の出力信号と前記オフゲー
ト検出回路の出力信号の論理積で前記自己消弧形半導体
素子の消弧失敗全検出するようにしたことを特徴とする
電力変換装置。 - （５）１組のアームが少なくとも２個面列接続された自
己消弧形半導体素子と、これらの素子にそれぞれ逆並列
接続されるダイオードとから成シ、このアームを少なく
とも２組面流電源に並列に接続して前日己自己消弧形半
導体素子を所定の順序で点弧して交流出力を得るように
した電力変換装置において、ｍＪ記自己消弧形牛導体素
子を導通させるだめのダート・陰極間に印加されるオン
ゲート電気信号全絶縁して検出するオフゲ−ト検出回路
と、ケ゛−ト・陰極間に逆極性で印加されるオフダート
’ｌｊｆ気信号を絶縁して検出するオフデート検出回路
と’＆設け、これらの回路の出力信号から前記自己消弧
形半導体素子の消弧失敗ｋ ＹＯｒ出するようにしたこ
と全特徴とする′電力変換装置ｉｔ、 。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56212376A JPS58112479A (ja) | 1981-12-25 | 1981-12-25 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56212376A JPS58112479A (ja) | 1981-12-25 | 1981-12-25 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58112479A true JPS58112479A (ja) | 1983-07-04 |
| JPH022388B2 JPH022388B2 (ja) | 1990-01-17 |
Family
ID=16621537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56212376A Granted JPS58112479A (ja) | 1981-12-25 | 1981-12-25 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58112479A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61293179A (ja) * | 1985-06-21 | 1986-12-23 | Fuji Electric Co Ltd | Ｇｔｏサイリスタインバ−タの保護装置 |
| JPS61293180A (ja) * | 1985-06-21 | 1986-12-23 | Fuji Electric Co Ltd | Ｇｔｏサイリスタインバ−タの保護装置 |
| JPH0584503U (ja) * | 1991-05-17 | 1993-11-16 | マルエヌ株式会社 | 車輪等の悪路脱出用具 |
-
1981
- 1981-12-25 JP JP56212376A patent/JPS58112479A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61293179A (ja) * | 1985-06-21 | 1986-12-23 | Fuji Electric Co Ltd | Ｇｔｏサイリスタインバ−タの保護装置 |
| JPS61293180A (ja) * | 1985-06-21 | 1986-12-23 | Fuji Electric Co Ltd | Ｇｔｏサイリスタインバ−タの保護装置 |
| JPH0584503U (ja) * | 1991-05-17 | 1993-11-16 | マルエヌ株式会社 | 車輪等の悪路脱出用具 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH022388B2 (ja) | 1990-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100417837B1 (ko) | 단락및과전류장애로부터전력회로를보호하는방법및회로 | |
| US8564919B2 (en) | Dimmer circuit with overcurrent detection | |
| US9806513B2 (en) | Robust solid-state circuit protection apparatus | |
| US3821630A (en) | Commutation failure detection and control for scr inverters | |
| JPH0638694B2 (ja) | 直列接続の制御ターンオフ半導体素子の同時導通防止のための方法と装置 | |
| JP2002281737A (ja) | Ｉｇｂｔ直列接続式ゲート駆動回路 | |
| JPS644376B2 (ja) | ||
| JPS58112479A (ja) | 電力変換装置 | |
| JPH0821861A (ja) | 電力変換装置の故障検出回路 | |
| US4920473A (en) | Method and arrangement to commutate the current between turn-off valve arms of an I-type static converter | |
| US12105157B2 (en) | Leakage current detection and interruption device for power cord and related electrical connectors and electrical appliances | |
| JP2687068B2 (ja) | ビーム電源装置 | |
| JPH05252648A (ja) | 保護回路付き整流装置 | |
| JPH02106158A (ja) | 電力変換装置 | |
| JP2725950B2 (ja) | 光サイリスタバルブの保護装置 | |
| JPS60223478A (ja) | Ｇｔｏインバータ装置の保護装置 | |
| JPH0847242A (ja) | 電圧形自励式変換器の事故検出回路 | |
| JPH07123351B2 (ja) | 自己消弧形半導体素子の制御回路 | |
| JPH0145807B2 (ja) | ||
| JPH02281307A (ja) | 固体開閉装置の異常検出回路 | |
| JPH0434376A (ja) | Ｇｔｏ素子故障検出回路 | |
| JPS6332012B2 (ja) | ||
| JPS62189972A (ja) | 自己消弧形サイリスタのゲ−ト駆動方式 | |
| JPS6253018A (ja) | 半導体保護装置 | |
| JPS61106070A (ja) | ブリツジ形インバ−タの故障検出回路 |