JPH022388B2 - - Google Patents
Info
- Publication number
- JPH022388B2 JPH022388B2 JP56212376A JP21237681A JPH022388B2 JP H022388 B2 JPH022388 B2 JP H022388B2 JP 56212376 A JP56212376 A JP 56212376A JP 21237681 A JP21237681 A JP 21237681A JP H022388 B2 JPH022388 B2 JP H022388B2
- Authority
- JP
- Japan
- Prior art keywords
- gto
- gate
- circuit
- signal
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 230000008034 disappearance Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 230000008033 biological extinction Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/06—Circuits specially adapted for rendering non-conductive gas discharge tubes or equivalent semiconductor devices, e.g. thyratrons, thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、ゲートターンオフサイリスタ（以下
GTOと記す）を用いた電力変換装置に係り、特
に素子の消弧失敗やアーム短絡を未然に検出して
装置を保護する機能を備えた電力変換装置に関す
る。
GTOと記す）を用いた電力変換装置に係り、特
に素子の消弧失敗やアーム短絡を未然に検出して
装置を保護する機能を備えた電力変換装置に関す
る。
［発明の技術的背景］
GTOの如き自己消弧形半導体素子を使用した
電力変換装置、たとえばインバータ装置では、従
来のサイリスタの場合の如き転流回路を必要とし
ないため、装置の小形化、高効率化が図れるなど
の利点があり、従来のサイリスタに置き換わろう
としている。
電力変換装置、たとえばインバータ装置では、従
来のサイリスタの場合の如き転流回路を必要とし
ないため、装置の小形化、高効率化が図れるなど
の利点があり、従来のサイリスタに置き換わろう
としている。
第１図は、前述のGTOを用いたインバータ装
置の構成を示すものである。第１図において、
Ｐ，Ｎは、インバータ装置の直流入力端子、Ｕ，
Ｘ…Ｚは、GTO、１１〜１６は各GTOと逆並列
接続されたダイオードである。正側GTO Ｕと負
側GTO Ｘの直列回路と、正側GTO Ｖと負側
GTOの直列回路及び正側GTOと負側GTO Ｚの
直列回路を直流入力端子間にそれぞれ並列接続
し、各直列回路の直列接続点Ｒ、Ｓ、Ｔから交流
出力を得るようにした３相インバータ回路例であ
る。
置の構成を示すものである。第１図において、
Ｐ，Ｎは、インバータ装置の直流入力端子、Ｕ，
Ｘ…Ｚは、GTO、１１〜１６は各GTOと逆並列
接続されたダイオードである。正側GTO Ｕと負
側GTO Ｘの直列回路と、正側GTO Ｖと負側
GTOの直列回路及び正側GTOと負側GTO Ｚの
直列回路を直流入力端子間にそれぞれ並列接続
し、各直列回路の直列接続点Ｒ、Ｓ、Ｔから交流
出力を得るようにした３相インバータ回路例であ
る。
この回路の動作は既に周知の通りであるのでこ
こでは省略する。
こでは省略する。
第２図は、正側GTO（Ｕ相）と負側GTO（Ｘ
相）ゲート信号のタイムチヤートを示すものであ
る。第２図のａは、Ｕ相GTOのオンゲート信号、
ｂはＵ相GTOのオフゲート信号、ｃは、Ｘ相
GTOのオンゲート信号、ｄは、Ｘ相GTOのオフ
ゲート信号ｅは、第１図のＡ点の電位、ｆはＡ点
に出入する電流（lu）をそれぞれ示したものであ
る。第２図において、Ｕ相GTOとＸ相GTOとの
オンゲート信号にΔtの時間差を設けているのは、
Ｕ相GTOとＸ相GTOの同時点弧を避けるためで
あり、一般的に行なわれている方法である。
相）ゲート信号のタイムチヤートを示すものであ
る。第２図のａは、Ｕ相GTOのオンゲート信号、
ｂはＵ相GTOのオフゲート信号、ｃは、Ｘ相
GTOのオンゲート信号、ｄは、Ｘ相GTOのオフ
ゲート信号ｅは、第１図のＡ点の電位、ｆはＡ点
に出入する電流（lu）をそれぞれ示したものであ
る。第２図において、Ｕ相GTOとＸ相GTOとの
オンゲート信号にΔtの時間差を設けているのは、
Ｕ相GTOとＸ相GTOの同時点弧を避けるためで
あり、一般的に行なわれている方法である。
［背景技術の問題点］
GTOは、その導通・非導通を全てゲート信号
で制御できる利点があるが、素子を非導通にする
際、不充分なオフ・ゲート信号が印加されたり、
あるいは、充分なオフ・ゲート信号を加えても、
素子の可制御範囲を越えた電流が流れていた場合
には、短時間で破壊されるという欠点がある。特
に、GTOは、その素子のターンオフゲインを越
えた電流を消弧させようとして消弧失敗した場合
には、素子破壊に至る可能性が大である。したが
つて、インバータ回路にGTOを使用する場合直
列接続関係にある一方の素子が完全に消弧したこ
とを検知してから、他方の素子を点弧することが
アーム短絡を防止するために好ましい方法であ
る。
で制御できる利点があるが、素子を非導通にする
際、不充分なオフ・ゲート信号が印加されたり、
あるいは、充分なオフ・ゲート信号を加えても、
素子の可制御範囲を越えた電流が流れていた場合
には、短時間で破壊されるという欠点がある。特
に、GTOは、その素子のターンオフゲインを越
えた電流を消弧させようとして消弧失敗した場合
には、素子破壊に至る可能性が大である。したが
つて、インバータ回路にGTOを使用する場合直
列接続関係にある一方の素子が完全に消弧したこ
とを検知してから、他方の素子を点弧することが
アーム短絡を防止するために好ましい方法であ
る。
この点に鑑みなされて特開昭56−139089が提案
されている。この提案内容は、GTOと並列に素
子の印加電圧の有無を検出する電圧検出器を設
け、素子の通流電流または、インバータ回路の出
力電流の検出信号と前記電圧検出信号とから
GTOの消弧、又は消弧失敗を判断する制御回路
を持つようにしたものである。この方法は、イン
バータ回路の出力電流が遅れ力率の場合には有効
であるが、出力電流、すなわちGTOに流れる電
流が断続する場合、さらには、出力電流が進み力
率の場合にはオフゲート信号を印加した後も、直
列関係の他方の素子を点弧するまでは、電圧検出
不可のため素子の消弧又は消弧失敗を検出するこ
とは困難であると言える。
されている。この提案内容は、GTOと並列に素
子の印加電圧の有無を検出する電圧検出器を設
け、素子の通流電流または、インバータ回路の出
力電流の検出信号と前記電圧検出信号とから
GTOの消弧、又は消弧失敗を判断する制御回路
を持つようにしたものである。この方法は、イン
バータ回路の出力電流が遅れ力率の場合には有効
であるが、出力電流、すなわちGTOに流れる電
流が断続する場合、さらには、出力電流が進み力
率の場合にはオフゲート信号を印加した後も、直
列関係の他方の素子を点弧するまでは、電圧検出
不可のため素子の消弧又は消弧失敗を検出するこ
とは困難であると言える。
［発明の目的］
したがつて、本発明は、前述の点に鑑みなされ
たものであり、その目的は、GTOの消弧失敗あ
るいは、同時点弧によるアーム短絡を未然に検出
しこの信号により他の素子を制御して素子を破損
から保護出来る電力変換装置を提供することにあ
る。
たものであり、その目的は、GTOの消弧失敗あ
るいは、同時点弧によるアーム短絡を未然に検出
しこの信号により他の素子を制御して素子を破損
から保護出来る電力変換装置を提供することにあ
る。
［発明の概要］
この目的を達成するために、本発明は、GTO
のオンゲート信号及びオフゲート信号の電気量を
それぞれ検出し、特に消弧時の陰極・ゲート間の
インピーダンスの変化を電気量で検出し、素子が
消弧か否かを判断して直列関係にある他方の素子
を制御するようにしたものである。
のオンゲート信号及びオフゲート信号の電気量を
それぞれ検出し、特に消弧時の陰極・ゲート間の
インピーダンスの変化を電気量で検出し、素子が
消弧か否かを判断して直列関係にある他方の素子
を制御するようにしたものである。
［発明の実施例］
以下、本発明の一実施例について説明する。第
３図は、本発明の一実施例を示したもので、
GTO1個あたりの回路例を示す。オンゲート回路
は、GTOのオンゲート信号増幅器２０と、オン
ゲート電流制限用のゲート抵抗R1と、１次、２
次間が光結合された半導体素子PC1（たとえば、
フオトカプラ）と抵抗R2とを直列接続したもの
を前記ゲート抵抗R1に並列に接続した回路とか
ら構成される。また、オフゲート回路は、オフゲ
ート信号増幅器２１と、オフゲート電流の逆流を
阻止するダイオードＤと、１次、２次間が光結合
された半導体素子（たとえば、フオトカプラ）と
抵抗R3とを直列接続したものをGTOのゲート・
陰極間にオフゲート電流が流れ込む方向に接続し
た回路とから構成される。第３図において、
GTOのゲート・陰極間に接続されている抵抗Rg
及びコンデンサCgは、ノイズによる素子の誤点
弧を防止するために一般的に挿入されるものであ
る。
３図は、本発明の一実施例を示したもので、
GTO1個あたりの回路例を示す。オンゲート回路
は、GTOのオンゲート信号増幅器２０と、オン
ゲート電流制限用のゲート抵抗R1と、１次、２
次間が光結合された半導体素子PC1（たとえば、
フオトカプラ）と抵抗R2とを直列接続したもの
を前記ゲート抵抗R1に並列に接続した回路とか
ら構成される。また、オフゲート回路は、オフゲ
ート信号増幅器２１と、オフゲート電流の逆流を
阻止するダイオードＤと、１次、２次間が光結合
された半導体素子（たとえば、フオトカプラ）と
抵抗R3とを直列接続したものをGTOのゲート・
陰極間にオフゲート電流が流れ込む方向に接続し
た回路とから構成される。第３図において、
GTOのゲート・陰極間に接続されている抵抗Rg
及びコンデンサCgは、ノイズによる素子の誤点
弧を防止するために一般的に挿入されるものであ
る。
次に作用について述べる。
第４図は、導通状態（電流IA）にあるGTOに
オフゲート電流IGQを流してGTOを消孤させた時
の代表的な波形である。時刻ｔ＝t0にて、ゲー
ト・陰極間に負極性の急峻なオフゲート電流IGQ
を印加すると、GTOのキヤリア蓄積時間の間
（t0〜t1）は、陽極電流IAは、ほとんど変化しない
が、キヤリアが充分引き出される時刻ｔ＝t1で陽
極電流IAは急峻に減少し始めると共に、オフゲー
ト電流IGQは最大値IGQMとなり以後減少する。一方
GTOの陰極・ゲート間のインピーダンスは、陽
極電流IAが流れている間は非常に小さく、たかだ
か数10ｍΩであり、消弧過程で急激に上昇して数
kΩとなる。したがつて、GTOのゲート・陰極間
に現われる電圧VGQは、第４図に示されるよう
に、時刻ｔ＝t1までの間は、小さく、ｔ＝t1を過
ぎてから急激に大きくなりｔ＝t2にて最大値VGQM
（たとえば、20〜25V）となり、以後陰極・ゲー
ト間のツエナー電圧レベル（たとえば約15V）と
なり、オフゲート信号が終る（ｔ＝t3）と零にな
る。第４図の破線で示した波形は、GTOの陽極
電流が小さい場合であり、さらには、進み力率で
IAが零の場合には、時刻ｔ＝t0にてオフ・ゲート
電流を印加すると、ただちに陽極電流は減少し、
同時にゲート・陰極間に電圧VGQが破線で示すよ
うに現われる。
オフゲート電流IGQを流してGTOを消孤させた時
の代表的な波形である。時刻ｔ＝t0にて、ゲー
ト・陰極間に負極性の急峻なオフゲート電流IGQ
を印加すると、GTOのキヤリア蓄積時間の間
（t0〜t1）は、陽極電流IAは、ほとんど変化しない
が、キヤリアが充分引き出される時刻ｔ＝t1で陽
極電流IAは急峻に減少し始めると共に、オフゲー
ト電流IGQは最大値IGQMとなり以後減少する。一方
GTOの陰極・ゲート間のインピーダンスは、陽
極電流IAが流れている間は非常に小さく、たかだ
か数10ｍΩであり、消弧過程で急激に上昇して数
kΩとなる。したがつて、GTOのゲート・陰極間
に現われる電圧VGQは、第４図に示されるよう
に、時刻ｔ＝t1までの間は、小さく、ｔ＝t1を過
ぎてから急激に大きくなりｔ＝t2にて最大値VGQM
（たとえば、20〜25V）となり、以後陰極・ゲー
ト間のツエナー電圧レベル（たとえば約15V）と
なり、オフゲート信号が終る（ｔ＝t3）と零にな
る。第４図の破線で示した波形は、GTOの陽極
電流が小さい場合であり、さらには、進み力率で
IAが零の場合には、時刻ｔ＝t0にてオフ・ゲート
電流を印加すると、ただちに陽極電流は減少し、
同時にゲート・陰極間に電圧VGQが破線で示すよ
うに現われる。
第３図において、GTOのオンゲート電流ION
は、1A〜数Ａの電流を流す必要があるので、ゲ
ート抵抗R1を数Ω（たとえば３〜5Ω）とした場
合、この抵抗R1の両端には、数Ｖ〜10数Ｖの電
圧が現われる。したがつて、たとえば、i1に数ｍ
Ａ〜10ｍＡ程度の電流を流せば光結合半導体素子
（たとえば、フオトカプラ）は十分に動作するの
で、抵抗R2を1kΩ程度に選定すればよいことに
なり、簡単に検出できる。同様に、オフ・ゲート
電流の検出は、GTO陰極・ゲート間に、10数Ｖ
〜20数Ｖが発生するので、抵抗R3を数kΩ〜10kΩ
程度にすることにより光結合半導体素子を容易に
動作させることができる。
は、1A〜数Ａの電流を流す必要があるので、ゲ
ート抵抗R1を数Ω（たとえば３〜5Ω）とした場
合、この抵抗R1の両端には、数Ｖ〜10数Ｖの電
圧が現われる。したがつて、たとえば、i1に数ｍ
Ａ〜10ｍＡ程度の電流を流せば光結合半導体素子
（たとえば、フオトカプラ）は十分に動作するの
で、抵抗R2を1kΩ程度に選定すればよいことに
なり、簡単に検出できる。同様に、オフ・ゲート
電流の検出は、GTO陰極・ゲート間に、10数Ｖ
〜20数Ｖが発生するので、抵抗R3を数kΩ〜10kΩ
程度にすることにより光結合半導体素子を容易に
動作させることができる。
ここで、オフゲート電流の検出電流、すなわ
ち、抵抗R3に流れる電流i2は、等価的にGTOの
陰極・ゲート間に発生する電圧VGQを検出してい
ることになる。このことは、GTOが消弧したか、
消弧動作に入つていることを意味することにな
る。なぜならば、前述のようにGTOが導通状態
であれば、すなわち、蓄積キヤリアの排出前であ
ればGTOの陰極・ゲート間のインピーダンスは
非常に小さいので陰極・ゲート間に電圧は発生し
ないからである。
ち、抵抗R3に流れる電流i2は、等価的にGTOの
陰極・ゲート間に発生する電圧VGQを検出してい
ることになる。このことは、GTOが消弧したか、
消弧動作に入つていることを意味することにな
る。なぜならば、前述のようにGTOが導通状態
であれば、すなわち、蓄積キヤリアの排出前であ
ればGTOの陰極・ゲート間のインピーダンスは
非常に小さいので陰極・ゲート間に電圧は発生し
ないからである。
第５図は、光結合素子PC1（又、PC2）の受光
側のトランジスタのコレクタ端子は抵抗を介して
電源へ、また、エミツタ端子は、零電位へ接続
し、コレクタ端子を信号検出点として、容易にデ
イジタル信号ｈを取出す回路側である。
側のトランジスタのコレクタ端子は抵抗を介して
電源へ、また、エミツタ端子は、零電位へ接続
し、コレクタ端子を信号検出点として、容易にデ
イジタル信号ｈを取出す回路側である。
第６図はオフゲート信号ｇとオフゲート回路に
設けた光結合素子PC2の出力信号ｈとを陰極・ゲ
ート間の発生電圧VGQと対比させて示したもので
ありキヤリア蓄積時間tdだけ遅れている。GTO
陽極電流が小さい場合には、破線のようになる。
また、GTOの陽極電流が可制御範囲を越えてい
る。場合にはキヤリアの排出が完了しないため陰
極・ゲート間にVGQが発生しないのでｈ信号が出
力されず消弧失敗したことがわかる。
設けた光結合素子PC2の出力信号ｈとを陰極・ゲ
ート間の発生電圧VGQと対比させて示したもので
ありキヤリア蓄積時間tdだけ遅れている。GTO
陽極電流が小さい場合には、破線のようになる。
また、GTOの陽極電流が可制御範囲を越えてい
る。場合にはキヤリアの排出が完了しないため陰
極・ゲート間にVGQが発生しないのでｈ信号が出
力されず消弧失敗したことがわかる。
第７図は、直列接続された正側GTOと負側
GTOここでは、Ｕ相GTOとＵ相GTOについて、
各GTO Ｕ、Ｘへのオンゲート信号の制御方法を
示した回路図である。第７図は、オンゲート指令
信号Upo、Xpoと、GTOの消弧を検出した信号
Upff及びXpffを一定時間遅らす遅延回路３０，３
１を通した信号U′pff及びX′pffとを入力するフリツ
プフロツプFF１及びFF２とから構成され、この
フリツプフロツプFF１，FF２は、直列関係にあ
る一方のGTOに直列接続される他方のGTOのオ
ンゲート指令信号消失後に他方のGTOに設けら
れているオフゲート検出回路が出力信号を発生し
たことを判別するものである。フリツプフロツプ
FF２の出力Q2とオンゲート指令信号Upoとの論
理積３２によりＵ相のオンゲート信号UONを得て
いる。同様に、フリツプフロツプFF１の出力Q1
とオンゲート指令信号Xpoとの論理積３３により
Ｘ相のオンゲート信号XONを得ている。
GTOここでは、Ｕ相GTOとＵ相GTOについて、
各GTO Ｕ、Ｘへのオンゲート信号の制御方法を
示した回路図である。第７図は、オンゲート指令
信号Upo、Xpoと、GTOの消弧を検出した信号
Upff及びXpffを一定時間遅らす遅延回路３０，３
１を通した信号U′pff及びX′pffとを入力するフリツ
プフロツプFF１及びFF２とから構成され、この
フリツプフロツプFF１，FF２は、直列関係にあ
る一方のGTOに直列接続される他方のGTOのオ
ンゲート指令信号消失後に他方のGTOに設けら
れているオフゲート検出回路が出力信号を発生し
たことを判別するものである。フリツプフロツプ
FF２の出力Q2とオンゲート指令信号Upoとの論
理積３２によりＵ相のオンゲート信号UONを得て
いる。同様に、フリツプフロツプFF１の出力Q1
とオンゲート指令信号Xpoとの論理積３３により
Ｘ相のオンゲート信号XONを得ている。
第８図は、第７図の動作を示すタイムチヤート
である。時刻ｔ＝t4では、正常であればＸ相
GTOの消弧検出信号Xpffが破線のように出るはず
であるが、消弧検出信号がないため、ｔ＝t4以後
Ｕ相GTOのオンゲート信号は出力されない様子
を示している。第７図では、素子の消弧をより確
実に検出するため消弧検出信号をわずかに遅らす
ようにしたが、必らずしも遅らせる必要はない。
である。時刻ｔ＝t4では、正常であればＸ相
GTOの消弧検出信号Xpffが破線のように出るはず
であるが、消弧検出信号がないため、ｔ＝t4以後
Ｕ相GTOのオンゲート信号は出力されない様子
を示している。第７図では、素子の消弧をより確
実に検出するため消弧検出信号をわずかに遅らす
ようにしたが、必らずしも遅らせる必要はない。
本発明の他の実施例について述べる。
第９図は、本発明の実施例を示したものであ
る。オフゲート指令信号イをGTOの最大消弧時
間tdだけ遅らす遅延回路を持ち、これの出力遅延
信号ロと前記素子の陰極・ゲート間に発生する電
圧を光結合素子で検出した消弧検出信号ハとの論
理積により消弧失敗を検出する。この信号により
保護回路を動作させ電力変換装置の運転を安全に
停止させるようにすることが可能である。
る。オフゲート指令信号イをGTOの最大消弧時
間tdだけ遅らす遅延回路を持ち、これの出力遅延
信号ロと前記素子の陰極・ゲート間に発生する電
圧を光結合素子で検出した消弧検出信号ハとの論
理積により消弧失敗を検出する。この信号により
保護回路を動作させ電力変換装置の運転を安全に
停止させるようにすることが可能である。
第１０図は第９図の回路の動作を示すタイムチ
ヤートである。GTOが消弧失敗した場合には、
第１０図のハの信号は破線のようになる。
ヤートである。GTOが消弧失敗した場合には、
第１０図のハの信号は破線のようになる。
第１１図は、GTOの消弧検出信号ハと前記素
子のアームの他方の素子のオンゲート信号ホより
単安定マルチバイブレータを用いてワンシヨト信
号ヘを発生させ、このワンシヨツト信号ヘと前記
消弧検出信号ハとの論理積で消弧失敗を検出する
ようにした例である。第１２図は、第１１図の回
路動作を示したタイムチヤートであり、消弧失敗
した場合には、ハ図は、破線状態をなつて出力ト
には、破線のような信号が得られる。また、アー
ム短絡は、Ｕ相GTO及びＸ相GTOの組に同時に
オンゲート信号が印加された場合にも当然発生す
るが、既に述べたようなGTOのオンゲート電流
を出して、両者の論理積をとることにより、ゲー
ト増幅器が異常になつた場合でも確実に検出し、
実際にアーム短絡が起る前に保護回路を動作させ
故障を最少限にとどめることが可能である。たと
えばGTOは、通常のサイリスタよりターンオン
時間が長いので、同時点弧を検出後ただちに直流
短絡器などを動作させ電流をバイパスさせること
により、素子を破損に至らしめる心配はほとんど
なくなる。第１３図は、オンゲート信号検出要素
の一方の端子をGTO陰極側に接続した例である。
この他、ゲート増幅器の１次側に設けることも容
易に可能である。
子のアームの他方の素子のオンゲート信号ホより
単安定マルチバイブレータを用いてワンシヨト信
号ヘを発生させ、このワンシヨツト信号ヘと前記
消弧検出信号ハとの論理積で消弧失敗を検出する
ようにした例である。第１２図は、第１１図の回
路動作を示したタイムチヤートであり、消弧失敗
した場合には、ハ図は、破線状態をなつて出力ト
には、破線のような信号が得られる。また、アー
ム短絡は、Ｕ相GTO及びＸ相GTOの組に同時に
オンゲート信号が印加された場合にも当然発生す
るが、既に述べたようなGTOのオンゲート電流
を出して、両者の論理積をとることにより、ゲー
ト増幅器が異常になつた場合でも確実に検出し、
実際にアーム短絡が起る前に保護回路を動作させ
故障を最少限にとどめることが可能である。たと
えばGTOは、通常のサイリスタよりターンオン
時間が長いので、同時点弧を検出後ただちに直流
短絡器などを動作させ電流をバイパスさせること
により、素子を破損に至らしめる心配はほとんど
なくなる。第１３図は、オンゲート信号検出要素
の一方の端子をGTO陰極側に接続した例である。
この他、ゲート増幅器の１次側に設けることも容
易に可能である。
第１４図は第３図及び第１３図に示すオンある
いはオフゲート信号の電気量を検出する他の実施
例である。その構成は、抵抗Ｒと、光結合素子
PCと、ツエナーダイオードZDとを直列接したも
ので、基準値を定めるツエナーダイオードZDを
挿入することにより、オンあるいは、オフゲート
信号の電気量が基準値以上か否かを検出すること
ができる。
いはオフゲート信号の電気量を検出する他の実施
例である。その構成は、抵抗Ｒと、光結合素子
PCと、ツエナーダイオードZDとを直列接したも
ので、基準値を定めるツエナーダイオードZDを
挿入することにより、オンあるいは、オフゲート
信号の電気量が基準値以上か否かを検出すること
ができる。
［発明の効果］
以上、本発明によれば、GTOを用いてインバ
ータ装置などを構成した電力変換装置において前
記素子の消弧失敗やアーム短絡を未然に検出し、
装置を保護するためにGTOのオンゲート電流を
光結合半導体素子で絶縁して検出し、さらに、オ
フゲート電流あるいは電圧を、特に消弧時の陰
極・ゲート間のインピーダンスの変化による発生
電圧を光結合半導体素子で絶縁して検出し、その
検出信号を他の素子の制御に加えることにより、
比較的簡単な回路を部品により素子を破損に至ら
すことのない、非常に信頼性の高い電力変換装置
を提供することができる。
ータ装置などを構成した電力変換装置において前
記素子の消弧失敗やアーム短絡を未然に検出し、
装置を保護するためにGTOのオンゲート電流を
光結合半導体素子で絶縁して検出し、さらに、オ
フゲート電流あるいは電圧を、特に消弧時の陰
極・ゲート間のインピーダンスの変化による発生
電圧を光結合半導体素子で絶縁して検出し、その
検出信号を他の素子の制御に加えることにより、
比較的簡単な回路を部品により素子を破損に至ら
すことのない、非常に信頼性の高い電力変換装置
を提供することができる。
第１図は、従来のインバータ装置の主回路構成
図、第２図は第１図のインバータ装置の動作を示
すタイムチヤート、第３図は本発明の一実施例を
示す回路図、第４図は、GTOの消弧時の動作を
示す波形図、第５図、第６図は第３図に示す本発
明の実施例のゲート信号検出部とその動作チヤー
ト、第７図は本発明によるゲート制御回路を示し
たブロツク図、第８図は、第７図の動作を説明す
るタイムチヤート、第９図、第１１図は本発明の
他の実施例を示す回路図、第１０図、第１２図
は、第９図、第１１図それぞれの動作を示すタイ
ムチヤート、第１３図及び第１４図は、本発明の
更に別の実施例を示した回路図である。 Ｕ，Ｖ，Ｗ，Ｘ，Ｙ，Ｚ……自己消弧形半導体
素子、１１〜１６……ダイオード、２０，２１…
…ゲート増幅器、３０，３１……遅延回路、FF
１，FF２……フリツプフロツプ、３２，３３…
…論理積要素。
図、第２図は第１図のインバータ装置の動作を示
すタイムチヤート、第３図は本発明の一実施例を
示す回路図、第４図は、GTOの消弧時の動作を
示す波形図、第５図、第６図は第３図に示す本発
明の実施例のゲート信号検出部とその動作チヤー
ト、第７図は本発明によるゲート制御回路を示し
たブロツク図、第８図は、第７図の動作を説明す
るタイムチヤート、第９図、第１１図は本発明の
他の実施例を示す回路図、第１０図、第１２図
は、第９図、第１１図それぞれの動作を示すタイ
ムチヤート、第１３図及び第１４図は、本発明の
更に別の実施例を示した回路図である。 Ｕ，Ｖ，Ｗ，Ｘ，Ｙ，Ｚ……自己消弧形半導体
素子、１１〜１６……ダイオード、２０，２１…
…ゲート増幅器、３０，３１……遅延回路、FF
１，FF２……フリツプフロツプ、３２，３３…
…論理積要素。
Claims (1)
- １ それぞれダイオードが逆並列接続される正側
GTOと負側GTOの直列回路を少なくとも２組直
流電源に並列接続して前記GTOを所定の順序で
点弧して前記直列回路の直列接続点から交流出力
を得るようにした電力変換装置において、前記そ
れぞれのGTOのゲートと陰極間に少なくとも抵
抗とフオトカプラとの直列回路から成り、GTO
にオフゲート電流を供給した後、該GTOが消弧
したか否かを検出するオフゲート検出回路と、前
記正側（負側）GTOに直列接続される負側（正
側）GTOのオンゲート指令信号消失後に該負側
（正側）GTOに設けられている前記オフゲート検
出回路が出力信号を発生したことを判別する判別
回路と、該判別回路の出力信号と、前記正側（負
側）GTOののオンゲート指令信号とが印加され
るアンド回路を具備し、このアンド回路の出力を
前記正側（負側）GTOのオンゲート信号とした
ことを特徴とする電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56212376A JPS58112479A (ja) | 1981-12-25 | 1981-12-25 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56212376A JPS58112479A (ja) | 1981-12-25 | 1981-12-25 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58112479A JPS58112479A (ja) | 1983-07-04 |
| JPH022388B2 true JPH022388B2 (ja) | 1990-01-17 |
Family
ID=16621537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56212376A Granted JPS58112479A (ja) | 1981-12-25 | 1981-12-25 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58112479A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61293180A (ja) * | 1985-06-21 | 1986-12-23 | Fuji Electric Co Ltd | Ｇｔｏサイリスタインバ−タの保護装置 |
| JPS61293179A (ja) * | 1985-06-21 | 1986-12-23 | Fuji Electric Co Ltd | Ｇｔｏサイリスタインバ−タの保護装置 |
| JPH0584503U (ja) * | 1991-05-17 | 1993-11-16 | マルエヌ株式会社 | 車輪等の悪路脱出用具 |
-
1981
- 1981-12-25 JP JP56212376A patent/JPS58112479A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58112479A (ja) | 1983-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5210479A (en) | Drive circuit for an insulated gate transistor having overcurrent detecting and adjusting circuits | |
| JPH0258849B2 (ja) | ||
| JPH0638694B2 (ja) | 直列接続の制御ターンオフ半導体素子の同時導通防止のための方法と装置 | |
| US6747458B2 (en) | Method for monitoring the ground potential of a rectifier drive | |
| US4126889A (en) | Protective circuit for d.c. circuit | |
| US3588608A (en) | Circuit protection apparatus for disabling high voltage to a cathode-ray tube | |
| US4045822A (en) | Ground fault interrupter apparatus | |
| JPH022388B2 (ja) | ||
| US4021683A (en) | Electronic switching circuits | |
| US5764466A (en) | Circuit for short circuit detection through resistive shunt in power circuits using unipolar control voltage | |
| US4020397A (en) | Parallel transistor protection circuit | |
| US4920473A (en) | Method and arrangement to commutate the current between turn-off valve arms of an I-type static converter | |
| US3963957A (en) | Lamp power supply arrangement for key telephone system | |
| JP2854821B2 (ja) | サイリスタバルブ | |
| JPH058760Y2 (ja) | ||
| JP2725950B2 (ja) | 光サイリスタバルブの保護装置 | |
| JPH02106158A (ja) | 電力変換装置 | |
| JPS6315815B2 (ja) | ||
| SU1584025A1 (ru) | Комбинированное устройство дл защиты электроустановки от повреждени в аварийных режимах работы | |
| SU879572A1 (ru) | Стабилизатор посто нного напр жени | |
| JPH0145807B2 (ja) | ||
| JPH0710182B2 (ja) | 電源装置の保護回路 | |
| JPS6332012B2 (ja) | ||
| JPH08168167A (ja) | インバータの保護方法 | |
| JPS60223478A (ja) | Ｇｔｏインバータ装置の保護装置 |