JP2854821B2 - サイリスタバルブ - Google Patents
サイリスタバルブInfo
- Publication number
- JP2854821B2 JP2854821B2 JP7210315A JP21031595A JP2854821B2 JP 2854821 B2 JP2854821 B2 JP 2854821B2 JP 7210315 A JP7210315 A JP 7210315A JP 21031595 A JP21031595 A JP 21031595A JP 2854821 B2 JP2854821 B2 JP 2854821B2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- gate power
- thyristor valve
- voltage
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
- H02M1/092—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices the control signals being transmitted optically
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08144—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in thyristor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0824—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in thyristor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/105—Modifications for increasing the maximum permissible switched voltage in thyristor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/79—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar semiconductor switches with more than two PN-junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、交流を直流にまた
は、直流を交流に変換する変換装置の主要部分を構成す
るサイリスタバルブに関する。
は、直流を交流に変換する変換装置の主要部分を構成す
るサイリスタバルブに関する。
【０００２】
【従来の技術】図２に従来のサイリスタバルブの構成例
を示す。図において、ＬＴＴは光直接点弧サイリスタ
（以下、単にサイリスタと記す）、Ｃ，Ｒは直列サイリ
スタの電圧分担を均等化するてめに各サイリスタＬＴＴ
に並列接続されたコンデンサＣと抵抗Ｒの直列回路から
なる分圧回路、Ｌはサイリスタがターンオンした時の突
入電流を制限するためのリアクトルで、外来サージ電圧
ｖs が印加された時、サイリスタＬＴＴに加わるサージ
電圧の立上がり俊度を緩和する役目もする。ＬＥＤＦ，
ＬＥＤＲは各々発光ダイオードで、サイリスタＬＴＴに
順電圧、逆電圧が印加された時に発光する。ＲＤは抵抗
で発光ダイオードＬＥＤＦ及びＬＥＤＲの電流を制限す
る。各発光ダイオードＬＥＤＦ，ＬＥＤＲの光出力はラ
イトガイドＬＧＳにより大地電位に設置されたパルス発
生装置ＰＧに伝送される。この信号はパルス発生装置Ｐ
Ｇに設けられている光電変換器ＬＥＣにより順電圧信号
ＦＶ，逆電圧信号ＲＶに変換され、ゲートパルスのタイ
ミングを決定するのに用いる。パルス発生装置ＰＧ内の
ＬＥＤは発光ダイオードでサイリスタＬＴＴの直列数と
同じ数だけ直列接続され、スイッチングデバイスＳ１，
直列インピーダンスＺ１を通して電源Ｅに接続される。
スイッチングデバイスＳ１をオンすることにより直列接
続の発光ダイオードＬＥＤに電流Ｉ１が流れ、各発光ダ
イオードＬＥＤが同時に発光する。この発光出力はライ
トガイドＬＧを通して各サイリスタＬＴＴのゲートに入
力される。即ち、スイッチングデバイスＳ１をオンする
ことにより、直列接続されたサイリスタＬＴＴを同時に
ターンオンさせることができる。ＬＧ１，ＡＭＰ１は夫
々スイッチングデバイスＳ１を制御するためのロジック
回路と増幅器である。Ａｒはアレスタであり、外来サー
ジ電圧ｖs の波高値を制限し、サイリスタＬＴＴの耐電
圧（ＶＤＲＭ）との絶縁協調を図っている。
を示す。図において、ＬＴＴは光直接点弧サイリスタ
（以下、単にサイリスタと記す）、Ｃ，Ｒは直列サイリ
スタの電圧分担を均等化するてめに各サイリスタＬＴＴ
に並列接続されたコンデンサＣと抵抗Ｒの直列回路から
なる分圧回路、Ｌはサイリスタがターンオンした時の突
入電流を制限するためのリアクトルで、外来サージ電圧
ｖs が印加された時、サイリスタＬＴＴに加わるサージ
電圧の立上がり俊度を緩和する役目もする。ＬＥＤＦ，
ＬＥＤＲは各々発光ダイオードで、サイリスタＬＴＴに
順電圧、逆電圧が印加された時に発光する。ＲＤは抵抗
で発光ダイオードＬＥＤＦ及びＬＥＤＲの電流を制限す
る。各発光ダイオードＬＥＤＦ，ＬＥＤＲの光出力はラ
イトガイドＬＧＳにより大地電位に設置されたパルス発
生装置ＰＧに伝送される。この信号はパルス発生装置Ｐ
Ｇに設けられている光電変換器ＬＥＣにより順電圧信号
ＦＶ，逆電圧信号ＲＶに変換され、ゲートパルスのタイ
ミングを決定するのに用いる。パルス発生装置ＰＧ内の
ＬＥＤは発光ダイオードでサイリスタＬＴＴの直列数と
同じ数だけ直列接続され、スイッチングデバイスＳ１，
直列インピーダンスＺ１を通して電源Ｅに接続される。
スイッチングデバイスＳ１をオンすることにより直列接
続の発光ダイオードＬＥＤに電流Ｉ１が流れ、各発光ダ
イオードＬＥＤが同時に発光する。この発光出力はライ
トガイドＬＧを通して各サイリスタＬＴＴのゲートに入
力される。即ち、スイッチングデバイスＳ１をオンする
ことにより、直列接続されたサイリスタＬＴＴを同時に
ターンオンさせることができる。ＬＧ１，ＡＭＰ１は夫
々スイッチングデバイスＳ１を制御するためのロジック
回路と増幅器である。Ａｒはアレスタであり、外来サー
ジ電圧ｖs の波高値を制限し、サイリスタＬＴＴの耐電
圧（ＶＤＲＭ）との絶縁協調を図っている。
【０００３】図３はサイリスタバルブ動作時の電圧・電
流波形とゲートパルスの関係を示す波形図である。この
波形図は、図２のサイリスタバルブを図示していない三
相ブリッジ接続し、インバータ運転をした場合について
示している。
流波形とゲートパルスの関係を示す波形図である。この
波形図は、図２のサイリスタバルブを図示していない三
相ブリッジ接続し、インバータ運転をした場合について
示している。
【０００４】(1) はサイリスタＬＴＴの端子間電圧Ａと
サイリスタ電流ＩＴを示す。Ｂはサイリスタ電流が切れ
た後、順電圧耐量が定格値ＶＤＲＭまで回復するまでの
過渡耐電圧を示している。サイリスタＬＴＴは電流が切
れてから、逆電圧期間Ｔ1 内にサイリスタＬＴＴがター
ンオフし、（一般に、ターンオフタイム＋余裕時間＝逆
電圧期間Ｔ1 となるように設計されている。）順方向耐
電圧を完全に回復し、ＶＤＲＭに耐えるようになるまで
に所定の時間ＴＦＰが必要である。通常の運転ではＢ＞
Ａになるように設計されているので問題ない。しかし、
このＴＦＰ期間にＢを越えるような過電圧がサイリスタ
ＬＴＴに印加されると、サイリスタＬＴＴはその電圧に
耐えることができず、破壊する場合がある。
サイリスタ電流ＩＴを示す。Ｂはサイリスタ電流が切れ
た後、順電圧耐量が定格値ＶＤＲＭまで回復するまでの
過渡耐電圧を示している。サイリスタＬＴＴは電流が切
れてから、逆電圧期間Ｔ1 内にサイリスタＬＴＴがター
ンオフし、（一般に、ターンオフタイム＋余裕時間＝逆
電圧期間Ｔ1 となるように設計されている。）順方向耐
電圧を完全に回復し、ＶＤＲＭに耐えるようになるまで
に所定の時間ＴＦＰが必要である。通常の運転ではＢ＞
Ａになるように設計されているので問題ない。しかし、
このＴＦＰ期間にＢを越えるような過電圧がサイリスタ
ＬＴＴに印加されると、サイリスタＬＴＴはその電圧に
耐えることができず、破壊する場合がある。
【０００５】(2) は図示していない制御装置から図２の
パルス発生装置ＰＧ内のロジック回路ＬＧ１に入力され
るゲートパルス指令ＰＨＳである。(3) はサイリスタＬ
ＴＴの順電圧信号ＦＶ，(4) はサイリスタＬＴＴの逆電
圧信号ＲＶ、(5) はゲートパワーを発生させるための発
光ダイオードＬＥＤに流れる電流Ｉ1 である。
パルス発生装置ＰＧ内のロジック回路ＬＧ１に入力され
るゲートパルス指令ＰＨＳである。(3) はサイリスタＬ
ＴＴの順電圧信号ＦＶ，(4) はサイリスタＬＴＴの逆電
圧信号ＲＶ、(5) はゲートパワーを発生させるための発
光ダイオードＬＥＤに流れる電流Ｉ1 である。
【０００６】図２のパルス発生装置ＰＧ内ロジック回路
ＬＧ１によりゲートパルス指令ＰＨＳと順電圧信号ＦＶ
のＡＮＤ条件によりスイッチングデバイスＳ１をオンさ
せ、図３のｔo にて電流Ｉ1 を流し、発光ダイオードＬ
ＥＤの光出力を各サイリスタＬＴＴのゲートに同時に入
力することによってサイリスタＬＴＴをターンオンさ
せ、サイリスタ電流ＩＴを流す。電流ＩＴが切れてから
期間Ｔ１の間にサージ電圧ｖs1が印加されるとｖs1＞Ｂ
の場合、サイリスタＬＴＴはサージ電圧ｖs1に耐えるこ
とができず破壊する場合がある。従来、サイリスタバル
ブを保護するために(2) のゲートパルス指令ＰＨＳと、
(3) の順電圧信号ＦＶのＡＮＤ条件により、時刻ｔ1 に
て電流Ｉ1 を流しサイリスタＬＴＴに保護ゲートパワー
を入力し全直列サイリスタＬＴＴをターンオンさせるこ
とが行われている。しかし、期間Ｔ2 にｖs2が印加され
た場合に保護ゲートパワーを入力することは次の理由で
極めて困難であり、実用化されていない。
ＬＧ１によりゲートパルス指令ＰＨＳと順電圧信号ＦＶ
のＡＮＤ条件によりスイッチングデバイスＳ１をオンさ
せ、図３のｔo にて電流Ｉ1 を流し、発光ダイオードＬ
ＥＤの光出力を各サイリスタＬＴＴのゲートに同時に入
力することによってサイリスタＬＴＴをターンオンさ
せ、サイリスタ電流ＩＴを流す。電流ＩＴが切れてから
期間Ｔ１の間にサージ電圧ｖs1が印加されるとｖs1＞Ｂ
の場合、サイリスタＬＴＴはサージ電圧ｖs1に耐えるこ
とができず破壊する場合がある。従来、サイリスタバル
ブを保護するために(2) のゲートパルス指令ＰＨＳと、
(3) の順電圧信号ＦＶのＡＮＤ条件により、時刻ｔ1 に
て電流Ｉ1 を流しサイリスタＬＴＴに保護ゲートパワー
を入力し全直列サイリスタＬＴＴをターンオンさせるこ
とが行われている。しかし、期間Ｔ2 にｖs2が印加され
た場合に保護ゲートパワーを入力することは次の理由で
極めて困難であり、実用化されていない。
【０００７】即ち、Ｔ2 の期間ではサイリスタ電圧が順
電圧であり、この期間Ｔ2 でゲートパワーを与えるとサ
イリスタＬＴＴがターンオンしてしまい通常の運転がで
きなくなってしまう。ｖs2に対する保護のためにはｖs2
＞Ａ＋ΔＡ（ΔＡは電圧の裕度）の条件で全サイリスタ
ＬＴＴに保護ゲートパワーを入力する必要がある。但
し、Ａ＋ΔＡ＜ＢになるようΔＡを定めなければサイリ
スタＬＴＴは保護できない。ＢはサイリスタＬＴＴによ
る固有差があるため、全サイリスタＬＴＴ個別に保護ゲ
ートパワーを入力すべきかどうかの判断機能を設けなけ
ればならない。特に光直接点弧サイリスタＬＴＴの場
合、大地電位側に設けられているパルス発生装置ＰＧと
高電位側のサイリスタＬＴＴのゲート部とは直接ライト
ガイドＬＧで結ばれ、高電位側のサイリスタＬＴＴのゲ
ート部には電子回路を設ける必要がないのが特徴であ
り、高信頼度でシンプルなサイリスタバルブの実現を可
能にしているので、サイリスタバルブに複雑な保護回路
を設けることは光直接点弧サイリスタＬＴＴの利点を失
ってしまう。サイリスタ自身にＴ2 領域における順電圧
に対する自己保護機能を内蔵させる試みはなされている
が現状では成功していない。
電圧であり、この期間Ｔ2 でゲートパワーを与えるとサ
イリスタＬＴＴがターンオンしてしまい通常の運転がで
きなくなってしまう。ｖs2に対する保護のためにはｖs2
＞Ａ＋ΔＡ（ΔＡは電圧の裕度）の条件で全サイリスタ
ＬＴＴに保護ゲートパワーを入力する必要がある。但
し、Ａ＋ΔＡ＜ＢになるようΔＡを定めなければサイリ
スタＬＴＴは保護できない。ＢはサイリスタＬＴＴによ
る固有差があるため、全サイリスタＬＴＴ個別に保護ゲ
ートパワーを入力すべきかどうかの判断機能を設けなけ
ればならない。特に光直接点弧サイリスタＬＴＴの場
合、大地電位側に設けられているパルス発生装置ＰＧと
高電位側のサイリスタＬＴＴのゲート部とは直接ライト
ガイドＬＧで結ばれ、高電位側のサイリスタＬＴＴのゲ
ート部には電子回路を設ける必要がないのが特徴であ
り、高信頼度でシンプルなサイリスタバルブの実現を可
能にしているので、サイリスタバルブに複雑な保護回路
を設けることは光直接点弧サイリスタＬＴＴの利点を失
ってしまう。サイリスタ自身にＴ2 領域における順電圧
に対する自己保護機能を内蔵させる試みはなされている
が現状では成功していない。
【０００８】尚、期間Ｔ3 ではサイリスタの順方向耐圧
は定格値ＶＤＲＭまで回復しているのでアレスタＡｒの
保護レベルと協調を図っておけば、何等保護は必要な
い。光直接点弧サイリスタバルブにおいて、期間Ｔ2 の
順方向過電圧保護を実現することは極めて困難であり、
実現されていない。
は定格値ＶＤＲＭまで回復しているのでアレスタＡｒの
保護レベルと協調を図っておけば、何等保護は必要な
い。光直接点弧サイリスタバルブにおいて、期間Ｔ2 の
順方向過電圧保護を実現することは極めて困難であり、
実現されていない。
【０００９】
【発明が解決しようとする課題】サイリスタＬＴＴの電
流が切れた後、順方向耐電圧が定格値に回復するまでの
過渡期間に、その耐電圧を越える順方向過電圧が印加さ
れた場合、サイリスタＬＴＴは過電圧に耐えることがで
きず、再びオンしてしまう。この現象は次のように説明
できる。サイリスタＬＴＴの電流が切れた後、内部接合
部にキャリアが残存する。残存キャリアが主として再結
合により消滅してゆく、サイリスタの順方向耐電圧は残
存キャリアの量に依存し、キャリアが消滅すると定格電
圧に耐えるようになる。残存キャリアの接合面における
分布はランダムであり過電圧印加時には最も耐電圧の低
い部分（残存キャリアの多い部分）からオンする。この
場合オン時の通電に充分なキャリアが補給されないと局
部加熱が起こり破壊に至る。
流が切れた後、順方向耐電圧が定格値に回復するまでの
過渡期間に、その耐電圧を越える順方向過電圧が印加さ
れた場合、サイリスタＬＴＴは過電圧に耐えることがで
きず、再びオンしてしまう。この現象は次のように説明
できる。サイリスタＬＴＴの電流が切れた後、内部接合
部にキャリアが残存する。残存キャリアが主として再結
合により消滅してゆく、サイリスタの順方向耐電圧は残
存キャリアの量に依存し、キャリアが消滅すると定格電
圧に耐えるようになる。残存キャリアの接合面における
分布はランダムであり過電圧印加時には最も耐電圧の低
い部分（残存キャリアの多い部分）からオンする。この
場合オン時の通電に充分なキャリアが補給されないと局
部加熱が起こり破壊に至る。
【００１０】従って、本発明の目的は、サイリスタＬＴ
Ｔの電流が切れた後、順方向耐電圧が定格値まで回復す
るまでの過渡期間に、その耐電圧を越える順方向過電圧
が印加された場合、サイリスタＬＴＴが破壊しないこと
を特徴とするサイリスタバルブを提供することにある。
Ｔの電流が切れた後、順方向耐電圧が定格値まで回復す
るまでの過渡期間に、その耐電圧を越える順方向過電圧
が印加された場合、サイリスタＬＴＴが破壊しないこと
を特徴とするサイリスタバルブを提供することにある。
【００１１】
(1) 相異る２種類のゲートパワーを出力できるパルス発
生器を備え、第１のゲートパワーによりサイリスタＬＴ
Ｔをターンオンさせ、サイリスタ電流が切れた後、順方
向耐電圧を定格値まで回復する過渡期間に第２のゲート
パワーをサイリスタＬＴＴに与える。この第２のゲート
パワは通常の印加電圧ではサイリスタＬＴＴをターンオ
ンさせることができない低いパワーにする。こうするこ
とによりこの過渡期間中にゲート部にわずかなキャリア
を存在させ、接合面内におれる順方向耐電圧の最も低い
部分がゲート部になるようにすることができる。この状
態でサイリスタＬＴＴに順方向過電圧が印加されると、
サイリスタＬＴＴは必ずゲート部からターンオンするこ
とになる。ゲート部からオンするとゲート電流の増幅作
用によりキャリアが増大し安全に導通状態にに移行し破
壊を免れることができる。
生器を備え、第１のゲートパワーによりサイリスタＬＴ
Ｔをターンオンさせ、サイリスタ電流が切れた後、順方
向耐電圧を定格値まで回復する過渡期間に第２のゲート
パワーをサイリスタＬＴＴに与える。この第２のゲート
パワは通常の印加電圧ではサイリスタＬＴＴをターンオ
ンさせることができない低いパワーにする。こうするこ
とによりこの過渡期間中にゲート部にわずかなキャリア
を存在させ、接合面内におれる順方向耐電圧の最も低い
部分がゲート部になるようにすることができる。この状
態でサイリスタＬＴＴに順方向過電圧が印加されると、
サイリスタＬＴＴは必ずゲート部からターンオンするこ
とになる。ゲート部からオンするとゲート電流の増幅作
用によりキャリアが増大し安全に導通状態にに移行し破
壊を免れることができる。
【００１２】(2) 第２のゲートパワーが大きすぎると通
常の印加電圧でサイリスタＬＴＴがオンしてしまい正常
な運転が阻害される。またゲートパワーが小さすぎると
保護の効果が不十分になる。第２のゲートパワーは最小
ゲートトリガパワーの１％から１０％に選定するのが効
果的である。
常の印加電圧でサイリスタＬＴＴがオンしてしまい正常
な運転が阻害される。またゲートパワーが小さすぎると
保護の効果が不十分になる。第２のゲートパワーは最小
ゲートトリガパワーの１％から１０％に選定するのが効
果的である。
【００１３】(3) 第２のゲートパワーを与え続ける期間
はサイリスタＬＴＴのターンオフ時間より少し長い期間
にすることによって、第２のゲートパワーをオフした直
後にサイリスタは定格順方向耐電圧を回復することがで
きる。
はサイリスタＬＴＴのターンオフ時間より少し長い期間
にすることによって、第２のゲートパワーをオフした直
後にサイリスタは定格順方向耐電圧を回復することがで
きる。
【００１４】(4) サイリスタ電流が切れた後に、サイリ
スタＬＴＴの端子間に現れる逆電圧を検出し、その検出
時点を起点にして第２のゲートパワーの入力期間を設定
する。このようにすれば、サイリスタＬＴＴの過渡順電
圧回復期間に確実に第２のゲートパワーを与えることが
できる。
スタＬＴＴの端子間に現れる逆電圧を検出し、その検出
時点を起点にして第２のゲートパワーの入力期間を設定
する。このようにすれば、サイリスタＬＴＴの過渡順電
圧回復期間に確実に第２のゲートパワーを与えることが
できる。
【００１５】(5) 光サイリスタＬＴＴにゲートパワーを
与えるための光源（例えば発光ダイオード）に流す電流
を制御するための電子スイッチを２つ設け、第１の電子
スイッチの動作により第１のゲートパワーを発生させ、
第２の電子スイッチの動作により第２のゲートパワーを
発生させる。１つの光源により第１，第２のゲートパワ
ーを発生させることによって簡単でかつ信頼性の高いサ
イリスタバルブが実現できる。
与えるための光源（例えば発光ダイオード）に流す電流
を制御するための電子スイッチを２つ設け、第１の電子
スイッチの動作により第１のゲートパワーを発生させ、
第２の電子スイッチの動作により第２のゲートパワーを
発生させる。１つの光源により第１，第２のゲートパワ
ーを発生させることによって簡単でかつ信頼性の高いサ
イリスタバルブが実現できる。
【００１６】(6) 過渡順電圧回復期間のうち初期（図３
のＴ1 ）に順方向電圧が印加された場合、その電圧値に
拘らず第１のゲートパワーを割り込みで与えることによ
り保護をより確実にすることができる。
のＴ1 ）に順方向電圧が印加された場合、その電圧値に
拘らず第１のゲートパワーを割り込みで与えることによ
り保護をより確実にすることができる。
【００１７】この期間（Ｔ1 ）は残存キャリアが多い期
間であるためゲート部以外の部分の耐電圧が低下してお
り、ゲート以外の部分でのオン現象が起こる可能性があ
る。それを避け必ずゲート部からオンさせて保護するた
め第１のゲートパワを与えるのがより安全である。
間であるためゲート部以外の部分の耐電圧が低下してお
り、ゲート以外の部分でのオン現象が起こる可能性があ
る。それを避け必ずゲート部からオンさせて保護するた
め第１のゲートパワを与えるのがより安全である。
【００１８】(7) サイリスタＬＴＴの順方向耐圧の回復
過程はサイリスタ電流、接合温度に依存する。サイリス
タ電流、接合温度が共に大きくなる程回復時間がより長
くなるので、第２のゲートパワを入力する保護期間をよ
り長く設定することにより、確実な保護機能を備えたサ
イリスタバルブが実現できる。
過程はサイリスタ電流、接合温度に依存する。サイリス
タ電流、接合温度が共に大きくなる程回復時間がより長
くなるので、第２のゲートパワを入力する保護期間をよ
り長く設定することにより、確実な保護機能を備えたサ
イリスタバルブが実現できる。
【００１９】
【発明の実施の形態】以下、本発明の一実施例を図１を
参照して説明する。図１において、図２と同同一符号を
付したのは、同一機能を備えたものであり、ここでは、
その説明を省略する。
参照して説明する。図１において、図２と同同一符号を
付したのは、同一機能を備えたものであり、ここでは、
その説明を省略する。
【００２０】図１において、ｐｇは大地電位に設置され
るパルス発生装置で光直接点弧サイリスタＬＴＴに光ゲ
ートパルスを与える。ゲートパワーの光源である発光ダ
イオードＬＥＤの直列回路をスイッチングデバイスＳ
１，Ｓ２で電源Ｅに入り切りして夫々電流Ｉ1 ，Ｉ2 を
流し、光ゲートパワーを出力する。Ｚ1 ，Ｚ2 はそれぞ
れ電流Ｉ1 ，Ｉ2 を決定するための直列インピーダンス
である。ＬＧ1 ，ＬＧ2はそれぞれスイッチングデバイ
スＳ１，Ｓ２を動作させるためのロジック回路、ＡＭＰ
１，ＡＭＰ２はそれぞれロジック回路ＬＧ1 ，ＬＧ2 の
出力信号を増幅する増幅器でありその出力によりスイッ
チングデバイスＳ１，Ｓ２を駆動する。
るパルス発生装置で光直接点弧サイリスタＬＴＴに光ゲ
ートパルスを与える。ゲートパワーの光源である発光ダ
イオードＬＥＤの直列回路をスイッチングデバイスＳ
１，Ｓ２で電源Ｅに入り切りして夫々電流Ｉ1 ，Ｉ2 を
流し、光ゲートパワーを出力する。Ｚ1 ，Ｚ2 はそれぞ
れ電流Ｉ1 ，Ｉ2 を決定するための直列インピーダンス
である。ＬＧ1 ，ＬＧ2はそれぞれスイッチングデバイ
スＳ１，Ｓ２を動作させるためのロジック回路、ＡＭＰ
１，ＡＭＰ２はそれぞれロジック回路ＬＧ1 ，ＬＧ2 の
出力信号を増幅する増幅器でありその出力によりスイッ
チングデバイスＳ１，Ｓ２を駆動する。
【００２１】ＦＶ，ＲＶはそれぞれサイリスタＬＴＴに
順電圧，逆電圧がが印加されていることを示す順電圧信
号及び逆電圧信号であり、スイッチングデバイスＳ１，
Ｓ２の駆動条件を決めるためロジック回路ＬＧ1 ，ｌＧ
2 に取込まれる。
順電圧，逆電圧がが印加されていることを示す順電圧信
号及び逆電圧信号であり、スイッチングデバイスＳ１，
Ｓ２の駆動条件を決めるためロジック回路ＬＧ1 ，ｌＧ
2 に取込まれる。
【００２２】図３にサイリスタバルブ動作時の電圧，電
流波形と本発明に関するゲートパルスの関係を示す。サ
イリスタ電流ＩＴが切れてサイリスタＬＴＴに逆電圧が
現れると(4) に示す逆電圧信号ＲＶが検出され、図１の
ロジック回路ＬＧ2 に入力される。ロジック回路ＬＧ2
でこの信号は引延ばされて(6) に示す保護期間設定信号
ＳＴＦＰを出力する。ＳＴＰＦは図１の増幅器ＡＭＰ２
で増幅されスイッチングデバイスＳ２をオンして発光ダ
イオードＬＥＤに電流Ｉ2 を流す。直列インピーダンス
Ｚ2 により電流Ｉ2 は電流Ｉ1 に比較して充分低い値に
制限されるのでＴＰＦの期間に限ってサイリスタＬＴＴ
に所望の弱い光ゲートパワーを入力することができる。
図３の(1) に示すＣＣは電流Ｉ2 による第２のゲートパ
ワーを与えた場合のサイリスタＬＴＴの順方向耐圧回復
経緯を示す。ＣＣは第２のゲートパワーなしの場合の順
方向耐電圧Ｂに比較し低下する。これは弱いゲートパワ
を入力した結果、ゲート部の耐圧が低下した結果であ
る。しかしＣＣの特徴は、耐圧がやぶれてもゲート部か
らターンオンするためサイリスタＬＴＴが破壊しないこ
とである。ＣＣ＞Ａ＋ΔＡになるように電流Ｉ2 を設定
すれば通常の運転はＩ2 が存在してもまったく問題なく
行われる。ＴＦＰ期間後、電流Ｉ2 をオフすることによ
ってサイリスタＬＴＴは急速に順方向耐電圧の定格値Ｖ
ＤＭＲまで耐圧を回復する。例えば、ｔ＝ｔ2 にてＣＣ
を越えるサージ電圧ｖs2が印加されるとサイリスタＬＴ
Ｔは電流Ｉ2 の効果によりゲート部からオンし破壊から
まぬがれる。又、ｔ＝ｔ1 にてｖs1が印加された場合も
同様にして保護されるが、従来の保護方式によりＴ1 の
期間ゲートパルス指令ＰＨＳと順電圧信号ＦＶのＡＮＤ
条件によりスイッチングデバイスＳ１を駆動し電流Ｉ1
を流し、第１のゲートパワーをサイリスタに入力すれ
ば、より安全に保護することができる。区間Ｔ3 ではｔ
＝ｔ3 でｖs3が印加されてもアレスタＡｒによりサイリ
スタの順方向耐電圧の定格値ＶＤＲＭ以下に制限するの
で特別な保護は不用である。
流波形と本発明に関するゲートパルスの関係を示す。サ
イリスタ電流ＩＴが切れてサイリスタＬＴＴに逆電圧が
現れると(4) に示す逆電圧信号ＲＶが検出され、図１の
ロジック回路ＬＧ2 に入力される。ロジック回路ＬＧ2
でこの信号は引延ばされて(6) に示す保護期間設定信号
ＳＴＦＰを出力する。ＳＴＰＦは図１の増幅器ＡＭＰ２
で増幅されスイッチングデバイスＳ２をオンして発光ダ
イオードＬＥＤに電流Ｉ2 を流す。直列インピーダンス
Ｚ2 により電流Ｉ2 は電流Ｉ1 に比較して充分低い値に
制限されるのでＴＰＦの期間に限ってサイリスタＬＴＴ
に所望の弱い光ゲートパワーを入力することができる。
図３の(1) に示すＣＣは電流Ｉ2 による第２のゲートパ
ワーを与えた場合のサイリスタＬＴＴの順方向耐圧回復
経緯を示す。ＣＣは第２のゲートパワーなしの場合の順
方向耐電圧Ｂに比較し低下する。これは弱いゲートパワ
を入力した結果、ゲート部の耐圧が低下した結果であ
る。しかしＣＣの特徴は、耐圧がやぶれてもゲート部か
らターンオンするためサイリスタＬＴＴが破壊しないこ
とである。ＣＣ＞Ａ＋ΔＡになるように電流Ｉ2 を設定
すれば通常の運転はＩ2 が存在してもまったく問題なく
行われる。ＴＦＰ期間後、電流Ｉ2 をオフすることによ
ってサイリスタＬＴＴは急速に順方向耐電圧の定格値Ｖ
ＤＭＲまで耐圧を回復する。例えば、ｔ＝ｔ2 にてＣＣ
を越えるサージ電圧ｖs2が印加されるとサイリスタＬＴ
Ｔは電流Ｉ2 の効果によりゲート部からオンし破壊から
まぬがれる。又、ｔ＝ｔ1 にてｖs1が印加された場合も
同様にして保護されるが、従来の保護方式によりＴ1 の
期間ゲートパルス指令ＰＨＳと順電圧信号ＦＶのＡＮＤ
条件によりスイッチングデバイスＳ１を駆動し電流Ｉ1
を流し、第１のゲートパワーをサイリスタに入力すれ
ば、より安全に保護することができる。区間Ｔ3 ではｔ
＝ｔ3 でｖs3が印加されてもアレスタＡｒによりサイリ
スタの順方向耐電圧の定格値ＶＤＲＭ以下に制限するの
で特別な保護は不用である。
【００２３】期間ＴＦＰはサイリスタＬＴＴの順方向耐
圧が十分に回復していない状態であるが、本発明によれ
ばこの期間にその耐圧を越える過電圧が印加された場合
サイリスタＬＴＴが見掛上ブレークオーバーするが破壊
されずに保護される。
圧が十分に回復していない状態であるが、本発明によれ
ばこの期間にその耐圧を越える過電圧が印加された場合
サイリスタＬＴＴが見掛上ブレークオーバーするが破壊
されずに保護される。
【００２４】図２の従来のサイリスタバルブのパルス発
生装置ＰＧに図１に示すインピーダンスＺ2 、スイッチ
ングデバイスＳ２、ロジック回路ＬＧ2 、増幅器ＡＭＰ
2 を追加するのみでサイリスタ電流が切れた後、順方向
耐電圧が定格値ＶＤＲＭまで回復するまでの過渡期間に
その耐電圧を越える順方向過電圧が印加された場合にも
サイリスタＬＴＴが破壊しないことを特徴とするサイリ
スタバルブを実現することができる。
生装置ＰＧに図１に示すインピーダンスＺ2 、スイッチ
ングデバイスＳ２、ロジック回路ＬＧ2 、増幅器ＡＭＰ
2 を追加するのみでサイリスタ電流が切れた後、順方向
耐電圧が定格値ＶＤＲＭまで回復するまでの過渡期間に
その耐電圧を越える順方向過電圧が印加された場合にも
サイリスタＬＴＴが破壊しないことを特徴とするサイリ
スタバルブを実現することができる。
【００２５】サイリスタ電流が切れてから順方向耐圧を
回復する過程はサイリスタの接合温度Ｔｊとサイリスタ
電流ＩＴに依存する。ＩＴ，Ｔｊが大きくなる程回復時
間がより長くなるので、保護期間設定信号ＳＴＦＰもよ
り長くし、又、ＩＴ，Ｔｊが小さくなればＳＴＦＰを短
くすればより合理的な保護ができる。
回復する過程はサイリスタの接合温度Ｔｊとサイリスタ
電流ＩＴに依存する。ＩＴ，Ｔｊが大きくなる程回復時
間がより長くなるので、保護期間設定信号ＳＴＦＰもよ
り長くし、又、ＩＴ，Ｔｊが小さくなればＳＴＦＰを短
くすればより合理的な保護ができる。
【００２６】図１のパルス発生装置ｐｇにサイリスタ電
流ＩＴ，サイリスタ接合温度Ｔｊ，に夫々リンクする信
号ＩＴＳ，ＴｊＳ，を取込み、これをロジック回路ＬＧ
2 に入力し、その信号によりＴＦＰを可変にすることに
より、より合理的な保護機能を備えたサイリスタバルブ
を実現することができる。
流ＩＴ，サイリスタ接合温度Ｔｊ，に夫々リンクする信
号ＩＴＳ，ＴｊＳ，を取込み、これをロジック回路ＬＧ
2 に入力し、その信号によりＴＦＰを可変にすることに
より、より合理的な保護機能を備えたサイリスタバルブ
を実現することができる。
【００２７】
【発明の効果】サイリスタが順方向耐電圧を回復するま
での過渡期間に限定し、通常のサイリスタ電圧ではサイ
リスタがターンオンできない僅かなゲートパワを入力し
ておくことによってサイリスタの耐圧を越える順方向過
電圧が印加された場合、サイリスタは必ずゲート部から
ターンオンし、サイリスタは破壊されずに保護される。
高い信頼性のサイリスタバルブをゲート入力の工夫のみ
によって簡単に実現することができる。このサイリスタ
バルブにより高信頼度の交直変換装置を実現でき、パワ
ーエレクトロニクス装置の信頼度向上に貢献できる。
での過渡期間に限定し、通常のサイリスタ電圧ではサイ
リスタがターンオンできない僅かなゲートパワを入力し
ておくことによってサイリスタの耐圧を越える順方向過
電圧が印加された場合、サイリスタは必ずゲート部から
ターンオンし、サイリスタは破壊されずに保護される。
高い信頼性のサイリスタバルブをゲート入力の工夫のみ
によって簡単に実現することができる。このサイリスタ
バルブにより高信頼度の交直変換装置を実現でき、パワ
ーエレクトロニクス装置の信頼度向上に貢献できる。
【図１】本発明によるサイリスタバルブの構成図。
【図２】従来のサイリスタバルブの構成図。
【図３】サイリスタバルブ動作時の電圧・電流波形とゲ
ートパルスの関係を示した図。
ートパルスの関係を示した図。
ＰＧ ……パルス発生装置 Ｓ１ ……ス
イッチングデバイス Ｚ1 ……インピーダンス ＡＭＰ１……増
幅器 ＬＧ１ ……ロジック回路 ＩＴＳ ……サ
イリスタ電流信号 ＴｊＳ ……サイリスタ温度信号 ＬＴＴ ……光
直接点弧サイリスタ Ｃ，Ｒ ……分圧回路 Ｌ ……リ
アクトル ＬＥＤＦ……順電圧検出用ダイオード ＬＥＤＲ……逆
電圧検出用ダイオード ＲＤ ……抵抗 ＬＧＳ ……ラ
イトガイド ＬＥＣ ……光電変換器 ＬＥＤ ……発
光ダイオード ｐｇ ……パルス発生装置 Ｓ２ ……ス
イッチングデバイス Ｚ2 ……インピーダンス Ｅ ……電
源 ＡＭＰ２……増幅器 ＬＧ２ ……ロ
ジック回路 ｖs ……外来サージ Ａｒ ……ア
レスタ ＦＶ ……順電圧検出信号 ＲＶ ……逆
電圧検出信号 ＰＨＳ ……ゲートパルス指令
イッチングデバイス Ｚ1 ……インピーダンス ＡＭＰ１……増
幅器 ＬＧ１ ……ロジック回路 ＩＴＳ ……サ
イリスタ電流信号 ＴｊＳ ……サイリスタ温度信号 ＬＴＴ ……光
直接点弧サイリスタ Ｃ，Ｒ ……分圧回路 Ｌ ……リ
アクトル ＬＥＤＦ……順電圧検出用ダイオード ＬＥＤＲ……逆
電圧検出用ダイオード ＲＤ ……抵抗 ＬＧＳ ……ラ
イトガイド ＬＥＣ ……光電変換器 ＬＥＤ ……発
光ダイオード ｐｇ ……パルス発生装置 Ｓ２ ……ス
イッチングデバイス Ｚ2 ……インピーダンス Ｅ ……電
源 ＡＭＰ２……増幅器 ＬＧ２ ……ロ
ジック回路 ｖs ……外来サージ Ａｒ ……ア
レスタ ＦＶ ……順電圧検出信号 ＲＶ ……逆
電圧検出信号 ＰＨＳ ……ゲートパルス指令
Claims (7)
- 【請求項１】 相異る２種類のゲートパワーを出力で
きるパルス発生器を備え、第１のゲートパワーを与える
ことによりターンオンするサイリスタバルブであって、
サイリスタバルブ電流が切れた後、所定の期間前記第１
のゲートパワーより低い第２のゲートパワーを与えるこ
とを特徴としたサイリスタバルブ。 - 【請求項２】 請求項１に記載のサイリスタバルブに
おいて、第２のゲートパワーは第１のゲートパワーの１
％〜１０％の範囲であることを特徴としたサイリスタバ
ルブ。 - 【請求項３】 請求項１又は請求項２に記載のサイリ
スタバルブにおいて、第２のゲートパワーを与える期間
は少なくとも通常のサイリスタバルブのターンオフ時間
より長いことを特徴としたサイリスタバルブ。 - 【請求項４】 請求項１乃至請求項３のいずれかに記
載のサイリスタバルブにおいて、第２のゲートパワーを
与える期間をサイリスタバルブの逆電圧信号を用いて設
定することを特徴としたサイリスタバルブ。 - 【請求項５】 請求項１乃至請求項４のいずれかに記
載のサイリスタバルブにおいて、第１のゲートパワーを
出力する発光素子を第２のゲートパワーを出力する素子
と共通にし、２つのスイッチング素子により、夫々第１
のゲ―トパワー、第２のゲートパワーを発生させること
を特徴としたサイリスタバルブ。 - 【請求項６】 請求項１乃至請求項５のいずれかに記
載のサイリスタバルブにおいて、サイリスタバルブ電流
が切れてからほぼターンオフ時間に近い所定の期間内に
順方向電圧が印加された場合、第２のゲートパワーに割
り込ませて第１のゲートパワーを与えることを特徴とし
たサイリスタバルブ。 - 【請求項７】 請求項１乃至請求項６のいずれかに記
載のサイリスタバルブにおいて、第２のゲートパワーを
与える期間をサイリスタバルブ電流、サイリスタ接合温
度の両方、又はいずれか１つによって可変にすることを
特徴としたサイリスタバルブ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7210315A JP2854821B2 (ja) | 1995-08-18 | 1995-08-18 | サイリスタバルブ |
| PCT/JP1996/002315 WO1997007588A1 (fr) | 1995-08-18 | 1996-08-19 | Convertisseur de courant electrique |
| DE69637169T DE69637169T2 (de) | 1995-08-18 | 1996-08-19 | Elektrischer leistungswandler |
| CN96190928A CN1042183C (zh) | 1995-08-18 | 1996-08-19 | 功率转换器 |
| EP96927196A EP0789445B1 (en) | 1995-08-18 | 1996-08-19 | Electric power converter |
| US08/817,163 US5852556A (en) | 1995-08-18 | 1996-08-19 | Power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7210315A JP2854821B2 (ja) | 1995-08-18 | 1995-08-18 | サイリスタバルブ |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11630498A Division JP2911118B2 (ja) | 1998-04-27 | 1998-04-27 | サイリスタバルブ |
| JP10116303A Division JP3102558B2 (ja) | 1998-04-27 | 1998-04-27 | サイリスタバルブ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0956149A JPH0956149A (ja) | 1997-02-25 |
| JP2854821B2 true JP2854821B2 (ja) | 1999-02-10 |
Family
ID=16587393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7210315A Expired - Lifetime JP2854821B2 (ja) | 1995-08-18 | 1995-08-18 | サイリスタバルブ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5852556A (ja) |
| EP (1) | EP0789445B1 (ja) |
| JP (1) | JP2854821B2 (ja) |
| CN (1) | CN1042183C (ja) |
| DE (1) | DE69637169T2 (ja) |
| WO (1) | WO1997007588A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE59901570D1 (de) * | 1998-09-29 | 2002-07-04 | Siemens Ag | Pulsgenerator zum erzeugen eines spannungspulses und zugehöriges verfahren |
| US6211792B1 (en) * | 1999-08-13 | 2001-04-03 | JADRIć IVAN | Method and apparatus detecting a failed thyristor |
| EP3812003A1 (en) | 2019-10-25 | 2021-04-28 | BIOTRONIK SE & Co. KG | An electric circuit comprising a thyristor |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5721889B2 (ja) * | 1973-02-16 | 1982-05-10 | ||
| US3838332A (en) * | 1973-07-30 | 1974-09-24 | Philco Ford Corp | Line connected scr regulator |
| JPS5368558A (en) * | 1976-12-01 | 1978-06-19 | Toshiba Corp | Protective device for gate turn-off thyristor |
| US4547843A (en) * | 1983-10-07 | 1985-10-15 | Sundstrand Corporation | Multiple output DC power supply |
| CH674781A5 (ja) * | 1987-12-08 | 1990-07-13 | Zellweger Uster Ag | |
| JPH0793811B2 (ja) * | 1990-05-14 | 1995-10-09 | 株式会社東芝 | サイリスタバルブの保護装置 |
| JPH0759256A (ja) * | 1993-08-19 | 1995-03-03 | Toshiba Corp | サイリスタバルブの保護装置 |
-
1995
- 1995-08-18 JP JP7210315A patent/JP2854821B2/ja not_active Expired - Lifetime
-
1996
- 1996-08-19 DE DE69637169T patent/DE69637169T2/de not_active Expired - Lifetime
- 1996-08-19 US US08/817,163 patent/US5852556A/en not_active Expired - Fee Related
- 1996-08-19 WO PCT/JP1996/002315 patent/WO1997007588A1/ja active IP Right Grant
- 1996-08-19 CN CN96190928A patent/CN1042183C/zh not_active Expired - Fee Related
- 1996-08-19 EP EP96927196A patent/EP0789445B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1042183C (zh) | 1999-02-17 |
| US5852556A (en) | 1998-12-22 |
| EP0789445A1 (en) | 1997-08-13 |
| JPH0956149A (ja) | 1997-02-25 |
| WO1997007588A1 (fr) | 1997-02-27 |
| DE69637169T2 (de) | 2008-04-17 |
| CN1161114A (zh) | 1997-10-01 |
| EP0789445B1 (en) | 2007-07-18 |
| DE69637169D1 (de) | 2007-08-30 |
| EP0789445A4 (en) | 2000-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200878A (en) | Drive circuit for current sense igbt | |
| KR100300651B1 (ko) | 반도체 회로 및 파워 트랜지스터 보호회로 | |
| KR900008276B1 (ko) | 2단계차단동작을이용한절연게이트바이폴라트랜지스터용보호회로 | |
| US4217618A (en) | Thyristor firing circuit module with integral optical isolation, dv/dt limitation, and bidirectional voltage transient suppression | |
| US4355342A (en) | Power circuit including means for automatically protecting a chopping transistor thereof | |
| US4536816A (en) | Thyristor apparatus employing light-triggered thyristors | |
| US5200879A (en) | Drive circuit for voltage driven type semiconductor device | |
| JPH08316808A (ja) | 半導体装置 | |
| GB2078040A (en) | Dual-monitoring protection circuit for switching transistor | |
| JP2854821B2 (ja) | サイリスタバルブ | |
| JP3102558B2 (ja) | サイリスタバルブ | |
| KR100807547B1 (ko) | 인버터용 반도체 스위치의 구동회로 | |
| JP2911118B2 (ja) | サイリスタバルブ | |
| JPH06276073A (ja) | Ｉｇｂｔの過電流保護装置 | |
| JP2709208B2 (ja) | 光サイリスタの電圧検出装置 | |
| JPH05102571A (ja) | 高電圧パルス発生装置 | |
| JP2725950B2 (ja) | 光サイリスタバルブの保護装置 | |
| JP3764259B2 (ja) | インバータ装置 | |
| KR100265668B1 (ko) | 인버터 회로의 과전류 검출 회로 | |
| JPH11262244A (ja) | サイリスタバルブの保護方式 | |
| KR930007653Y1 (ko) | 인버터 보호회로 | |
| JPH07303329A (ja) | 半導体式避雷装置 | |
| JPS5839264A (ja) | 光サイリスタ過電圧保護方式 | |
| JPH022388B2 (ja) | ||
| SU1029313A1 (ru) | Устройство дл защиты статического преобразовател напр жени |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071120 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091120 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091120 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101120 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111120 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |