JPH06133534A - 半導体交流スイッチ - Google Patents
半導体交流スイッチInfo
- Publication number
- JPH06133534A JPH06133534A JP27213192A JP27213192A JPH06133534A JP H06133534 A JPH06133534 A JP H06133534A JP 27213192 A JP27213192 A JP 27213192A JP 27213192 A JP27213192 A JP 27213192A JP H06133534 A JPH06133534 A JP H06133534A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- switch
- self
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 事故電流を限流し異常サージ電圧を発生させ
ることなく半サイクル以内に遮断する。 【構成】 半導体多相交流スイッチの各相スイッチＳU
〜ＳWの各主回路１を自己消弧素子ＧとサイリスタＴＨ
を逆並列に接続した回路とし、各スナバ回路２をダイオ
ードＤと抵抗Ｒ又は抵抗Ｒとコンデンサの並列回路から
なる低インピーダンスとの直列回路とする。事故電流が
検出され各自己消弧素子Ｇと各サイリスタにゲートＯＦ
Ｆ信号が加わると、自己消弧素子Ｇに流れていた電流が
スナバ回路２にバイパスされスナバ回路の低インピーダ
ンスにより減流され、電源の極性が反転するとそのまま
で電流が流れていたサイリスタＴＨがＯＦＦとなり、完
全遮断する。
ることなく半サイクル以内に遮断する。 【構成】 半導体多相交流スイッチの各相スイッチＳU
〜ＳWの各主回路１を自己消弧素子ＧとサイリスタＴＨ
を逆並列に接続した回路とし、各スナバ回路２をダイオ
ードＤと抵抗Ｒ又は抵抗Ｒとコンデンサの並列回路から
なる低インピーダンスとの直列回路とする。事故電流が
検出され各自己消弧素子Ｇと各サイリスタにゲートＯＦ
Ｆ信号が加わると、自己消弧素子Ｇに流れていた電流が
スナバ回路２にバイパスされスナバ回路の低インピーダ
ンスにより減流され、電源の極性が反転するとそのまま
で電流が流れていたサイリスタＴＨがＯＦＦとなり、完
全遮断する。
Description
【０００１】
【産業上の利用分野】本発明は、異常サージを発生させ
ずに遮断しうる半導体交流スイッチに関する。
ずに遮断しうる半導体交流スイッチに関する。
【０００２】
【従来の技術】従来、三相半導体交流スイッチは、図６
に示すように、その各相スイッチＳU，ＳV，ＳWが夫々
ＧＴＯ素子等の自己消弧素子Ｇとこれと逆並列のダイオ
ードＤからなる主回路１と抵抗ＲとコンデンサＣの直列
回路等からなるスナバ回路２で構成されている。
に示すように、その各相スイッチＳU，ＳV，ＳWが夫々
ＧＴＯ素子等の自己消弧素子Ｇとこれと逆並列のダイオ
ードＤからなる主回路１と抵抗ＲとコンデンサＣの直列
回路等からなるスナバ回路２で構成されている。
【０００３】しかして、この三相半導体交流スイッチ
は、異常電流が発生した場合、自己消弧素子Ｇを瞬時に
ＯＦＦし異常電流をスナバ回路２にバイパスしサージ電
圧を抑制している。
は、異常電流が発生した場合、自己消弧素子Ｇを瞬時に
ＯＦＦし異常電流をスナバ回路２にバイパスしサージ電
圧を抑制している。
【０００４】このため、スナバ回路２の抵抗Ｒが小さく
コンデンサＣを大容量にしないと発生するサージ電圧が
大きくなる。
コンデンサＣを大容量にしないと発生するサージ電圧が
大きくなる。
【０００５】そのため図７に示すように各相スイッチＳ
U〜ＳWに夫々非直線特性のダイオードブリッジ４と抵抗
Ｒ及びコンデンサＣからなるサージ吸収回路３を接続
し、サージを抑制している。
U〜ＳWに夫々非直線特性のダイオードブリッジ４と抵抗
Ｒ及びコンデンサＣからなるサージ吸収回路３を接続
し、サージを抑制している。
【０００６】
【発明が解決しようとする課題】しかし、サージ吸収回
路３を接続した場合、各相スイッチＳU〜ＳWがＯＦＦし
たとき、各相のサージ吸収回路３が負荷と電源間に直列
に入り低インピーダンスで接続するため電流を遮断でき
ない欠点がある。
路３を接続した場合、各相スイッチＳU〜ＳWがＯＦＦし
たとき、各相のサージ吸収回路３が負荷と電源間に直列
に入り低インピーダンスで接続するため電流を遮断でき
ない欠点がある。
【０００７】本発明は、従来のこのような問題点に鑑み
てなされたものであり、その目的とするところは、事故
電流を限流し異常サージ電圧を発生させることなく半サ
イクル以上に完全遮断ができる半導体交流スイッチを提
供することにある。
てなされたものであり、その目的とするところは、事故
電流を限流し異常サージ電圧を発生させることなく半サ
イクル以上に完全遮断ができる半導体交流スイッチを提
供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明における半導体交流スイッチは、各相スイッ
チが夫々半導体素子を使用した主回路とこれに並列接続
されたスナバ回路からなる半導体多相交流スイッチにお
いて、各主回路を自己消弧素子とサイリスタを逆並列に
接続した回路とし、各スナバ回路をダイオードと抵抗又
は抵抗とコンデンサの並列回路からなる低インピーダン
スとの直列回路としたものである。
め、本発明における半導体交流スイッチは、各相スイッ
チが夫々半導体素子を使用した主回路とこれに並列接続
されたスナバ回路からなる半導体多相交流スイッチにお
いて、各主回路を自己消弧素子とサイリスタを逆並列に
接続した回路とし、各スナバ回路をダイオードと抵抗又
は抵抗とコンデンサの並列回路からなる低インピーダン
スとの直列回路としたものである。
【０００９】または、各主回路を自己消弧素子とダイオ
ードを逆並列に接続した回路とし、各スナバ回路をダイ
オードと抵抗又は抵抗とコンデンサの並列回路からなる
低インピーダンスとの直列回路とするものである。
ードを逆並列に接続した回路とし、各スナバ回路をダイ
オードと抵抗又は抵抗とコンデンサの並列回路からなる
低インピーダンスとの直列回路とするものである。
【００１０】また、半導体素子を使用した主回路とこれ
に並列接続されたスナバ回路からなる半導体単相交流ス
イッチにおいて、前記主回路を自己消弧素子の逆並列回
路とし、前記スナバ回路をサイリスタの逆並列回路と抵
抗又は抵抗とコンデンサの並列回路からなる低インピー
ダンスとの直列回路としたものである。
に並列接続されたスナバ回路からなる半導体単相交流ス
イッチにおいて、前記主回路を自己消弧素子の逆並列回
路とし、前記スナバ回路をサイリスタの逆並列回路と抵
抗又は抵抗とコンデンサの並列回路からなる低インピー
ダンスとの直列回路としたものである。
【００１１】そして、各半導体交流スイッチは、負荷電
流の異常レベルを検出し各自己消弧素子及び各サイリス
タにゲートオフ信号を出力する制御回路を備えるとよ
い。
流の異常レベルを検出し各自己消弧素子及び各サイリス
タにゲートオフ信号を出力する制御回路を備えるとよ
い。
【００１２】
【作用】半導体多相交流スイッチにおいて、各主回路が
自己消弧素子とサイリスタとの逆並列接続の場合、電流
は（＋）となった相電源側の自己消弧素子から負荷を通
って（−）となっている相電源側のサイリスタに流れ
る。事故が検出され各自己消弧素子とサイリスタにゲー
トＯＦＦ信号が加わると、各自己消弧素子は瞬時にＯＦ
Ｆとなる。
自己消弧素子とサイリスタとの逆並列接続の場合、電流
は（＋）となった相電源側の自己消弧素子から負荷を通
って（−）となっている相電源側のサイリスタに流れ
る。事故が検出され各自己消弧素子とサイリスタにゲー
トＯＦＦ信号が加わると、各自己消弧素子は瞬時にＯＦ
Ｆとなる。
【００１３】このとき（＋）となっている相電源に接続
されている相スイッチの電流は自己消弧素子からダイオ
ードと低インピーダンスとの直列回路からなるスナバ回
路にバイパスされる。このため電流はスナバ回路の低イ
ンピーダンスにより減流される。
されている相スイッチの電流は自己消弧素子からダイオ
ードと低インピーダンスとの直列回路からなるスナバ回
路にバイパスされる。このため電流はスナバ回路の低イ
ンピーダンスにより減流される。
【００１４】上記（＋）の相電源が（−）になるとそれ
まで通電していたサイリスタがＯＦＦとなるので、電流
は完全に遮断される。
まで通電していたサイリスタがＯＦＦとなるので、電流
は完全に遮断される。
【００１５】また、各主回路を自己消弧素子とダイオー
ドとの逆並列接続の場合、電流は（＋）となった相電源
側の自己消弧素子から負荷を通って（−）となっている
相電源側のダイオードに流れる。事故電流が検出され各
自己消弧素子と各スナバ回路のサイリスタにゲートＯＦ
Ｆ信号が加わると、自己消弧素子は全てＯＦＦとなる。
ドとの逆並列接続の場合、電流は（＋）となった相電源
側の自己消弧素子から負荷を通って（−）となっている
相電源側のダイオードに流れる。事故電流が検出され各
自己消弧素子と各スナバ回路のサイリスタにゲートＯＦ
Ｆ信号が加わると、自己消弧素子は全てＯＦＦとなる。
【００１６】そのとき（＋）となっている相電源に接続
されている相スイッチの電流は自己消弧素子からサイリ
スタと低インピーダンスの直列回路からなるスナバ回路
にバイパスされる。このため電流はスナバ回路の低イン
ピーダンスにより減流される。
されている相スイッチの電流は自己消弧素子からサイリ
スタと低インピーダンスの直列回路からなるスナバ回路
にバイパスされる。このため電流はスナバ回路の低イン
ピーダンスにより減流される。
【００１７】上記（＋）の相電源が（−）になるとそれ
まで通電していたスナバ回路のサイリスタがＯＦＦとな
るので、電流は完全に遮断される。
まで通電していたスナバ回路のサイリスタがＯＦＦとな
るので、電流は完全に遮断される。
【００１８】半導体単相交流スイッチの場合、負荷電流
は半サイクル毎に交互に逆接続された消弧素子を通じて
流れる。事故電流を検出して各自己消弧素子と各サイリ
スタにゲートＯＦＦ信号が加わると自己消弧素子は瞬時
に全てＯＦＦとなる。
は半サイクル毎に交互に逆接続された消弧素子を通じて
流れる。事故電流を検出して各自己消弧素子と各サイリ
スタにゲートＯＦＦ信号が加わると自己消弧素子は瞬時
に全てＯＦＦとなる。
【００１９】そのとき電流が流れていた主回路の一方の
自己消弧素子電流はスナバ回路の一方のサイリスタ側に
バイパスされる。このため電流はスナバ回路の低インピ
ーダンスにより減流される。
自己消弧素子電流はスナバ回路の一方のサイリスタ側に
バイパスされる。このため電流はスナバ回路の低インピ
ーダンスにより減流される。
【００２０】電源の極性が変わるとそれまで通電してい
た前記一方のサイリスタはＯＦＦするので、完全に遮断
する。
た前記一方のサイリスタはＯＦＦするので、完全に遮断
する。
【００２１】しかして、上記各半導体交流スイッチは、
事故電流を減流し半サイリスタ以内に完全遮断するの
で、異常サージを発生させずに高速遮断できる。
事故電流を減流し半サイリスタ以内に完全遮断するの
で、異常サージを発生させずに高速遮断できる。
【００２２】
【実施例】実施例１ 図１について、ＳU〜ＳWは半導体三相交流スイッチの各
相スイッチを示す。各スイッチＳU〜ＳWは夫々ＧＴＯ素
子等の自己消弧素子Ｇとこれと逆並列に接続されたサイ
リスタＴＨからなる主回路１と、コンデンサＣと抵抗Ｒ
の並列回路とダイオードＤとの直列回路からなるスナバ
回路２で構成されている。
相スイッチを示す。各スイッチＳU〜ＳWは夫々ＧＴＯ素
子等の自己消弧素子Ｇとこれと逆並列に接続されたサイ
リスタＴＨからなる主回路１と、コンデンサＣと抵抗Ｒ
の並列回路とダイオードＤとの直列回路からなるスナバ
回路２で構成されている。
【００２３】次に、この半導体三相交流スイッチの動作
について図２を参照して説明する。なお図２はＵ相電源
ｅUが（＋）のとき事故発生した場合を示す。
について図２を参照して説明する。なお図２はＵ相電源
ｅUが（＋）のとき事故発生した場合を示す。
【００２４】モード１：制御回路（図示省略）が負荷電
流の異常レベルを検出し、各自己消弧素子Ｇ及び各サイ
リスタＴＨにゲートＯＦＦ信号が入力し、各自己消弧素
子Ｇは瞬時にＯＦＦする。このときＯＮしているサイリ
スタＴＨはＯＮのままとなっている。
流の異常レベルを検出し、各自己消弧素子Ｇ及び各サイ
リスタＴＨにゲートＯＦＦ信号が入力し、各自己消弧素
子Ｇは瞬時にＯＦＦする。このときＯＮしているサイリ
スタＴＨはＯＮのままとなっている。
【００２５】Ｕ相自己消弧素子ＧのＯＦＦによりＵ相の
電流は点線で示すように、Ｕ相のスナバ回路（Ｄ，Ｚ）
にバイパスされる。
電流は点線で示すように、Ｕ相のスナバ回路（Ｄ，Ｚ）
にバイパスされる。
【００２６】モード２：しかして、Ｕ相電源ｅUの極性
が（−）に転ずるまで、（最大１／２サイクル）負荷電
流はＵ相のスナバ回路（Ｄ，Ｚ）の低インピーダンスＺ
で限流されて流れる。
が（−）に転ずるまで、（最大１／２サイクル）負荷電
流はＵ相のスナバ回路（Ｄ，Ｚ）の低インピーダンスＺ
で限流されて流れる。
【００２７】モード３：電源ｅUの極性が（−）になる
とＶ相及びＷ相のサイリスタＴＨがＯＦＦとなり、各相
はスナバ回路（Ｄ，Ｚ）のみで構成されるが、各ダイオ
ードＤが同一方向のため電流が流れず、完全遮断とな
る。
とＶ相及びＷ相のサイリスタＴＨがＯＦＦとなり、各相
はスナバ回路（Ｄ，Ｚ）のみで構成されるが、各ダイオ
ードＤが同一方向のため電流が流れず、完全遮断とな
る。
【００２８】従って、この実施例１によれば、事故電流
遮断時電流を減流した後遮断するので、異常なサージが
発生することなく、半サイクル以内に完全遮断すること
ができるので、高速スイッチとなり、かつスナバ回路は
半サイクル導通のため小形にできる。
遮断時電流を減流した後遮断するので、異常なサージが
発生することなく、半サイクル以内に完全遮断すること
ができるので、高速スイッチとなり、かつスナバ回路は
半サイクル導通のため小形にできる。
【００２９】実施例２ 図３について、ＳU〜ＳWは半導体三相交流スイッチの各
相スイッチを示す。各相スイッチＳU〜ＳWは夫々ＧＴＯ
素子等自己消弧素子Ｇとこれと逆並列のダイオードＤか
らなる主回路１と、サイリスタＴＨと低インピーダンス
Ｚの直列回路からなるスナバ回路２とからなるスナバ回
路とから構成されている。
相スイッチを示す。各相スイッチＳU〜ＳWは夫々ＧＴＯ
素子等自己消弧素子Ｇとこれと逆並列のダイオードＤか
らなる主回路１と、サイリスタＴＨと低インピーダンス
Ｚの直列回路からなるスナバ回路２とからなるスナバ回
路とから構成されている。
【００３０】次に、この半導体三相交流スイッチの動作
について図４を参照して説明する。なお図４はＵ相電源
ｅUが（＋）のとき事故が発生した場合を示す。
について図４を参照して説明する。なお図４はＵ相電源
ｅUが（＋）のとき事故が発生した場合を示す。
【００３１】モード１：事故発生すると制御回路により
各相の自己消弧素子Ｇ及びサイリスタＴＨにゲートＯＦ
Ｆ信号が入力する。これにより、各相の自己消弧素子Ｇ
は瞬時にＯＦＦする。このときＯＮしているサイリスタ
ＴＨはＯＮのままとなっている。Ｕ相の消弧素子ＧのＯ
ＦＦによりＵ相の電流は点線で示すようにＵ相のスナバ
回路（ＴＨ，Ｚ）にバイパスされる。
各相の自己消弧素子Ｇ及びサイリスタＴＨにゲートＯＦ
Ｆ信号が入力する。これにより、各相の自己消弧素子Ｇ
は瞬時にＯＦＦする。このときＯＮしているサイリスタ
ＴＨはＯＮのままとなっている。Ｕ相の消弧素子ＧのＯ
ＦＦによりＵ相の電流は点線で示すようにＵ相のスナバ
回路（ＴＨ，Ｚ）にバイパスされる。
【００３２】モード２：しかして電源ｅUの極性が
（−）に変化するまで（最大１／２サイクル）負荷電流
はＵ相のスナバ回路（ＴＨ，Ｚ）の低インピーダンスＺ
で限流されて流れる。
（−）に変化するまで（最大１／２サイクル）負荷電流
はＵ相のスナバ回路（ＴＨ，Ｚ）の低インピーダンスＺ
で限流されて流れる。
【００３３】モード３：電源ｅUの極性が（−）になる
とＵ相のスナバ回路（ＴＨ，Ｄ）のサイリスタＴＨがＯ
ＦＦとなるので、各相はダイオードＤのみで構成される
が、各ダイオードＤが同一方向のため電流が流れず、完
全遮断となる。
とＵ相のスナバ回路（ＴＨ，Ｄ）のサイリスタＴＨがＯ
ＦＦとなるので、各相はダイオードＤのみで構成される
が、各ダイオードＤが同一方向のため電流が流れず、完
全遮断となる。
【００３４】従って、この実施例２によれば、実施例１
同様の効果を奏する。
同様の効果を奏する。
【００３５】実施例３ 図５について、Ｓは単相半導体交流スイッチで、ＧＴＯ
素子等の消弧素子Ｇ1，Ｇ2を逆並列接続した主回路１
と、サイリスタＴＨ1，ＴＨ2の逆並列回路と低インピー
ダンスＺの直列回路からなるスナバ回路とから構成され
ている。
素子等の消弧素子Ｇ1，Ｇ2を逆並列接続した主回路１
と、サイリスタＴＨ1，ＴＨ2の逆並列回路と低インピー
ダンスＺの直列回路からなるスナバ回路とから構成され
ている。
【００３６】次に、この単相半導体交流スイッチの動作
について説明する。
について説明する。
【００３７】モード１：事故発生し制御回路より自己消
弧素子Ｇ1，Ｇ2及びサイリスタＴＨ1，ＴＨ2にゲートＯ
ＦＦ信号が入力する。これにより消弧素子Ｇ1，Ｇ2は瞬
時にＯＦＦとなる。このとき電流が消弧素子Ｇ1に流れ
ていたとすると、その電流はサイリスタＴＨ1側にバイ
パスされる。
弧素子Ｇ1，Ｇ2及びサイリスタＴＨ1，ＴＨ2にゲートＯ
ＦＦ信号が入力する。これにより消弧素子Ｇ1，Ｇ2は瞬
時にＯＦＦとなる。このとき電流が消弧素子Ｇ1に流れ
ていたとすると、その電流はサイリスタＴＨ1側にバイ
パスされる。
【００３８】モード２：しかして電源ｅの極性が変るま
で（最大１／２サイクル）負荷電流は低インピーダンス
Ｚで限流されて流れる。
で（最大１／２サイクル）負荷電流は低インピーダンス
Ｚで限流されて流れる。
【００３９】モード３：電源ｅの極性が変ると、サイリ
スタＴＨ2はＯＦＦとなっているので、負荷電流は完全
遮断となる。
スタＴＨ2はＯＦＦとなっているので、負荷電流は完全
遮断となる。
【００４０】従って、この実施例３によれば、実施例１
と同様の効果を奏する。
と同様の効果を奏する。
【００４１】なお、実施例１及び２ではスナバ回路の低
インピーダンスは抵抗ＲとコンデンサＣの並列回路とな
っているが、本発明に使用する低インピーダンスはこれ
に限定されるものでなく、例えば抵抗Ｒのみとすること
もできる。
インピーダンスは抵抗ＲとコンデンサＣの並列回路とな
っているが、本発明に使用する低インピーダンスはこれ
に限定されるものでなく、例えば抵抗Ｒのみとすること
もできる。
【００４２】
【発明の効果】本発明の半導体交流スイッチは、上述の
ように構成されているので、次に記載する効果を奏す
る。
ように構成されているので、次に記載する効果を奏す
る。
【００４３】（１）事故電流を瞬時に限流し、半サイク
ル後に完全に遮断することができる。
ル後に完全に遮断することができる。
【００４４】（２）事故電流を限流した後遮断している
ので、異常サージが発生しない高速スイッチが得られ
る。
ので、異常サージが発生しない高速スイッチが得られ
る。
【００４５】（３）スナバ回路は半サイクル導通のため
小形で経済的となる。
小形で経済的となる。
【００４６】（４）請求項２のものは、主回路を自己消
弧素子とダイオードで構成することができるので、請求
項１のものより更に小形で経済的となる。
弧素子とダイオードで構成することができるので、請求
項１のものより更に小形で経済的となる。
【図１】本発明の実施例１を示す構成図。
【図２】実施例１の動作説明図。
【図３】実施例２を示す構成図。
【図４】実施例２の動作説明図。
【図５】実施例３を示す構成図。
【図６】従来例を示す構成図。
【図７】他の従来例を示す構成図。
１…主回路 ２…スナバ回路 ３…サージ吸収回路 ４…非直線特性のダイオードブリッジ Ｃ…コンデンサ Ｄ…ダイオード ｅ…単相電源 ｅU〜ｅW…各相電源 Ｇ…自己消弧素子 ＳU〜ＳW…各相スイッチ Ｓ…単相半導体交流スイッチ ＴＨ…サイリスタ Ｚ…インピーダンス
Claims (4)
- 【請求項１】 各相スイッチが夫々半導体素子を使用し
た主回路とこれに並列接続されたスナバ回路からなる半
導体多相交流スイッチにおいて、 各主回路を自己消弧素子とサイリスタを逆並列に接続し
た回路とし、 各スナバ回路をダイオードと抵抗又は抵抗とコンデンサ
の並列回路からなる低インピーダンスとの直列回路とし
たことを特徴とする半導体交流スイッチ。 - 【請求項２】 各相スイッチが夫々半導体素子を使用し
た主回路とこれに並列接続されたスナバ回路からなる半
導体多相交流スイッチにおいて、 各主回路を自己消弧素子とダイオードを逆並列に接続し
た回路とし、 各スナバ回路をダイオードと抵抗又は抵抗とコンデンサ
の並列回路からなる低インピーダンスとの直列回路とし
たことを特徴とする半導体交流スイッチ。 - 【請求項３】 半導体素子を使用した主回路とこれに並
列接続されたスナバ回路からなる半導体単相交流スイッ
チにおいて、 前記主回路を自己消弧素子の逆並列回路とし、 前記スナバ回路をサイリスタの逆並列回路と抵抗又は抵
抗とコンデンサの並列回路からなる低インピーダンスと
の直列回路としたことを特徴とする半導体交流スイッ
チ。 - 【請求項４】 負荷電流の異常レベルを検出し各自己消
弧素子及び各サイリスタにゲートオフ信号を出力する制
御回路を備えていることを特徴とする請求項１乃至３記
載の半導体交流スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27213192A JPH06133534A (ja) | 1992-10-12 | 1992-10-12 | 半導体交流スイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27213192A JPH06133534A (ja) | 1992-10-12 | 1992-10-12 | 半導体交流スイッチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06133534A true JPH06133534A (ja) | 1994-05-13 |
Family
ID=17509529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27213192A Pending JPH06133534A (ja) | 1992-10-12 | 1992-10-12 | 半導体交流スイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06133534A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100332799B1 (ko) * | 2000-01-20 | 2002-04-18 | 구자홍 | 인버터의 과전류 보호회로 |
| JP2005012950A (ja) * | 2003-06-20 | 2005-01-13 | Toshiba Mitsubishi-Electric Industrial System Corp | 半導体交流スイッチ装置 |
| FR2915633A1 (fr) * | 2007-04-24 | 2008-10-31 | Renault Sas | Dispositif d'interrupteur electronique pour commander l'alimentation d'une charge de forte puissance dans un vehicule automobile. |
| CN108599748A (zh) * | 2018-03-23 | 2018-09-28 | 加码技术有限公司 | 一种开关元件保护电路、保护方法及保护装置 |
-
1992
- 1992-10-12 JP JP27213192A patent/JPH06133534A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100332799B1 (ko) * | 2000-01-20 | 2002-04-18 | 구자홍 | 인버터의 과전류 보호회로 |
| JP2005012950A (ja) * | 2003-06-20 | 2005-01-13 | Toshiba Mitsubishi-Electric Industrial System Corp | 半導体交流スイッチ装置 |
| FR2915633A1 (fr) * | 2007-04-24 | 2008-10-31 | Renault Sas | Dispositif d'interrupteur electronique pour commander l'alimentation d'une charge de forte puissance dans un vehicule automobile. |
| CN108599748A (zh) * | 2018-03-23 | 2018-09-28 | 加码技术有限公司 | 一种开关元件保护电路、保护方法及保护装置 |
| CN108599748B (zh) * | 2018-03-23 | 2022-04-22 | 加码技术有限公司 | 一种开关元件保护电路、保护方法及保护装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3864327B2 (ja) | Ｐｗｍサイクロコンバータ | |
| US6496343B2 (en) | Overvoltage protection apparatus for a matrix converter | |
| JP5528946B2 (ja) | インダイレクトマトリクスコンバータ | |
| JPH02197295A (ja) | インバータ装置の電流検出装置 | |
| JPH05211776A (ja) | インバータ | |
| JPS61173677A (ja) | インバ−タ装置の保護方式 | |
| JPH06133534A (ja) | 半導体交流スイッチ | |
| US4019117A (en) | Circuit arrangement for an inverter | |
| JPH06276756A (ja) | 変換装置 | |
| JPH0819268A (ja) | 電圧形自励式変換器の事故検出回路 | |
| US20030160286A1 (en) | Protective circuit for a network-controlled thyristor bridge | |
| JP3463432B2 (ja) | インバータ駆動装置 | |
| JP2995915B2 (ja) | Ｉｇｂｔインバータの過電流保護回路 | |
| JPH07107751A (ja) | インバータ回路 | |
| JPS592575A (ja) | 多重インバ−タ | |
| JPH0119596Y2 (ja) | ||
| JP3215164B2 (ja) | 電圧形インバータ装置 | |
| JPH0866047A (ja) | 電圧形電力変換装置 | |
| JP2000014009A (ja) | 電力系統安定化装置 | |
| JPS5943833Y2 (ja) | 多重電圧形インバ−タの転流失敗保護回路 | |
| JPH0561860B2 (ja) | ||
| JPH09182461A (ja) | Ｎｐｃインバータ装置 | |
| JPH0628916Y2 (ja) | Ｐｗｍインバ−タの素子故障検出保護装置 | |
| JPS59136079A (ja) | 電圧型インバ−タの保護装置 | |
| JPH08116681A (ja) | 電圧形インバータ |