JPS592575A - 多重インバ−タ - Google Patents
多重インバ−タInfo
- Publication number
- JPS592575A JPS592575A JP57109533A JP10953382A JPS592575A JP S592575 A JPS592575 A JP S592575A JP 57109533 A JP57109533 A JP 57109533A JP 10953382 A JP10953382 A JP 10953382A JP S592575 A JPS592575 A JP S592575A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- voltage
- unit
- breaker
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
複数のユニットインバータから成る多重インバータにお
いて、ユニットインバータの故障時の交、流出力側から
の過電流の流れ込みを防止した多重インバータに関する
。
いて、ユニットインバータの故障時の交、流出力側から
の過電流の流れ込みを防止した多重インバータに関する
。
第１図は従来の多重インバータの構成例を示したもので
ある。図において、１θは交流入力母線、１１はしゃ断
器、１２は整流器、１３は直流リアクトル、１４は平滑
コンデンサ、１５は直流母線を示す、２０１と２０２は
ユニットイン・ぐ−タ（以下Ｕ−ＩＮＶで示す）２１は
高速度しゃ断器、２２．２３は交流出力母線、２４は逆
起電力を有する負荷又は負荷及び他の電源（以下一括し
て負荷等という）である。第１図において整流器１２に
よって交流を直流に変換後、直流リアクトル１３と平滑
コンデンサ１４にヨシ平滑化された直流を得る。直流母
線１５には二つのＵ−ＩＮＶ２０１と２０１が接続され
ここで再び交流を得る。Ｕ −ＩＮＶ ２０ｍと２０．
の交流１出力は直列に接続されており、合成した出力電
圧が交流出力母線２２に与えられる。このように複数の
Ｕ −ＩＮＶの出力を直列的に又は特殊な場合は直並列
的に接続して構成するインバータを多重インバータと称
し、容量の増加や波形改善の手段として広く用いられて
いる。
ある。図において、１θは交流入力母線、１１はしゃ断
器、１２は整流器、１３は直流リアクトル、１４は平滑
コンデンサ、１５は直流母線を示す、２０１と２０２は
ユニットイン・ぐ−タ（以下Ｕ−ＩＮＶで示す）２１は
高速度しゃ断器、２２．２３は交流出力母線、２４は逆
起電力を有する負荷又は負荷及び他の電源（以下一括し
て負荷等という）である。第１図において整流器１２に
よって交流を直流に変換後、直流リアクトル１３と平滑
コンデンサ１４にヨシ平滑化された直流を得る。直流母
線１５には二つのＵ−ＩＮＶ２０１と２０１が接続され
ここで再び交流を得る。Ｕ −ＩＮＶ ２０ｍと２０．
の交流１出力は直列に接続されており、合成した出力電
圧が交流出力母線２２に与えられる。このように複数の
Ｕ −ＩＮＶの出力を直列的に又は特殊な場合は直並列
的に接続して構成するインバータを多重インバータと称
し、容量の増加や波形改善の手段として広く用いられて
いる。
初めに、第２０を用いてＵ−ＩＮＶの構成例とその動作
を述べる。１５Ｐ、１５Ｎは正、負の直流母線１５を示
し、３１〜３４はＧＴｏ１４１〜４４はそれぞれＧＴＯ
３１〜３４に対応して逆並列接続されるダイオード、５
１は出力変圧器ｖｏ ｌ ｖ６ は交流出力端子である
。この図は、主スイツチング素子に消弧機能又は転流回
路機能が付属することを模式的にＧＴＯで代表して表現
したもので、実用上の回路では、ＧＴｏと直列にリアク
トルを挿入したり、スナバ回路を設けたシすることある
いはサイリスクと転流回路の組合せ、又はトランジスタ
などを含む回路で構成される。本図でＧＴＯ３１と３４
がオン状態であれば、出力変圧器５１の入力端子Ｖに対
し同Ｕに＋Ｅの電圧が印加される。ここでＥは直流電圧
である。又ＧＴＯ３２と３３が共にオン状態であればＶ
に対しＵに−Ｅの電圧が印加される。
を述べる。１５Ｐ、１５Ｎは正、負の直流母線１５を示
し、３１〜３４はＧＴｏ１４１〜４４はそれぞれＧＴＯ
３１〜３４に対応して逆並列接続されるダイオード、５
１は出力変圧器ｖｏ ｌ ｖ６ は交流出力端子である
。この図は、主スイツチング素子に消弧機能又は転流回
路機能が付属することを模式的にＧＴＯで代表して表現
したもので、実用上の回路では、ＧＴｏと直列にリアク
トルを挿入したり、スナバ回路を設けたシすることある
いはサイリスクと転流回路の組合せ、又はトランジスタ
などを含む回路で構成される。本図でＧＴＯ３１と３４
がオン状態であれば、出力変圧器５１の入力端子Ｖに対
し同Ｕに＋Ｅの電圧が印加される。ここでＥは直流電圧
である。又ＧＴＯ３２と３３が共にオン状態であればＶ
に対しＵに−Ｅの電圧が印加される。
更にＧＴＯ３１と３３又は３２と３４がオン状態にあれ
ば、出力変圧器５１のＵ−Ｖ間の電圧はＯである。従っ
てＧＴＯ３１〜３４を適当な周波数と順序でオン、オフ
を繰シ返すことによって出力変圧器５ノの出力端子Ｖ。
ば、出力変圧器５１のＵ−Ｖ間の電圧はＯである。従っ
てＧＴＯ３１〜３４を適当な周波数と順序でオン、オフ
を繰シ返すことによって出力変圧器５ノの出力端子Ｖ。
＋ｖＯＫは交流電圧ｅが発生し、さらにｅの大きさを変
えることができる。
えることができる。
再び第１図に戻シ高速しゃ断器２１の必要理由を述べる
。この多重インバータが負荷と接続されて運転している
状態で一方のＵ−ＩＮＶｌｏｌが転流失敗を起こしたと
する。転流失敗というのは例えば第２図のＧＴＯ３１が
ターンオフする前にＧＴＯ３２がターンオンしてしまう
ことを指し、これによって直流母線１５Ｐと１５Ｎ間が
短絡される現象をいう。前述のようにＧＴＯと直列にリ
アクトルが挿入されることが多いので、直接的な短絡と
なることは少ない。それでももともとりアクドルの値は
極めて小、さいからコンデンサ１４から数１００ＯＡの
放電電流がＧＴＯに流れることになるが、コンデンサの
放電電流だけでは勿論ＧＴＯが破壊しないようにしであ
る、としてもＧＴＯの保護の為には交流入力及び交流出
力側から大量なエネルギーがユニットインバータ内に流
入することを避けなければならない。
。この多重インバータが負荷と接続されて運転している
状態で一方のＵ−ＩＮＶｌｏｌが転流失敗を起こしたと
する。転流失敗というのは例えば第２図のＧＴＯ３１が
ターンオフする前にＧＴＯ３２がターンオンしてしまう
ことを指し、これによって直流母線１５Ｐと１５Ｎ間が
短絡される現象をいう。前述のようにＧＴＯと直列にリ
アクトルが挿入されることが多いので、直接的な短絡と
なることは少ない。それでももともとりアクドルの値は
極めて小、さいからコンデンサ１４から数１００ＯＡの
放電電流がＧＴＯに流れることになるが、コンデンサの
放電電流だけでは勿論ＧＴＯが破壊しないようにしであ
る、としてもＧＴＯの保護の為には交流入力及び交流出
力側から大量なエネルギーがユニットインバータ内に流
入することを避けなければならない。
その為整流器１２はいわゆるダートシフトという手段で
インバータ動作に切シ換え、交流入力からのエネルギー
の流入を１サイイル以内に０とする。一方負荷からの過
電流の流入防止あるいは負荷と並列に接続される他の電
源が過電流で共倒れを起すことを防ぐ為に高速しゃ断器
２１を開放することが必要である。
インバータ動作に切シ換え、交流入力からのエネルギー
の流入を１サイイル以内に０とする。一方負荷からの過
電流の流入防止あるいは負荷と並列に接続される他の電
源が過電流で共倒れを起すことを防ぐ為に高速しゃ断器
２１を開放することが必要である。
ここで言う高速しゃ断器２１はインバータの出力周波数
ｆとすると１／１０・ｆ程度又はそれ以下の時間でしゃ
断可能なものを指し、通常はサイリスタを使用したしゃ
断器を用いる。
ｆとすると１／１０・ｆ程度又はそれ以下の時間でしゃ
断可能なものを指し、通常はサイリスタを使用したしゃ
断器を用いる。
ところで、交流出力母線が３０００Ｖとか６０００Ｖの
ような高圧であると耐圧の点からサイリスクを多数直列
に接続しなければならないが、入手可能な素子の制約か
ら、容量が小さい程経済性の点で不利になる。例えば２
００Ｖ回路用には、サイリスタは５Ａから３０００Ａ迄
種々の電流定格のものを選択できるが、３０００Ｖ回路
用には耐圧の点から５０ＯＡより下のサイリスタは入手
出来ないので、電流が少ない程不経済となる。
ような高圧であると耐圧の点からサイリスクを多数直列
に接続しなければならないが、入手可能な素子の制約か
ら、容量が小さい程経済性の点で不利になる。例えば２
００Ｖ回路用には、サイリスタは５Ａから３０００Ａ迄
種々の電流定格のものを選択できるが、３０００Ｖ回路
用には耐圧の点から５０ＯＡより下のサイリスタは入手
出来ないので、電流が少ない程不経済となる。
以上のように従来の方式は多重インバータを構成するＵ
−ＩＮＶの一部が転流失敗した場合、そこに負荷等か
らの過電流が流入することを避ける為に高価な高速しゃ
断器を用いている。
−ＩＮＶの一部が転流失敗した場合、そこに負荷等か
らの過電流が流入することを避ける為に高価な高速しゃ
断器を用いている。
本発明の目的は複数のユニットインバータかう成る多重
インバータにおいて、一部のユニットインバータに故障
が生じた際に、高価な高速度しゃ断器を用いることなし
に多重インバータを保護出来るようにした多重インバー
タを提供することにある。
インバータにおいて、一部のユニットインバータに故障
が生じた際に、高価な高速度しゃ断器を用いることなし
に多重インバータを保護出来るようにした多重インバー
タを提供することにある。
本発明は、この目的を達成するためにユニットインパ〜
りの夫々又は群毎に、その直流端子カラインバータ内部
を見たインピーダンスを高める為の保護回路を備えると
共に、他の健全なユニットインバータの発生する電圧を
制御して交流端子に設けたしゃ断器等を開放する点に特
徴を有する。
りの夫々又は群毎に、その直流端子カラインバータ内部
を見たインピーダンスを高める為の保護回路を備えると
共に、他の健全なユニットインバータの発生する電圧を
制御して交流端子に設けたしゃ断器等を開放する点に特
徴を有する。
第３図は本発明の実施例を示したもので第１図と同一記
号を付したものは説明を省略する。
号を付したものは説明を省略する。
３０１と３０２は夫々Ｕ −ＩＮＶ ２０１と２０２の
入力側に設けた高速しゃ断装置、４ｏはしゃ断器である
。高速しゃ断装置３ｏ１ｒ３０２は通常の運転では閉と
なっているが、Ｕ−ＩＮＶの故障時に図示しない故障検
出器からの信号又は、高速しゃ断装置３０１＊３０２自
身のしゃ新機構で開となる。
入力側に設けた高速しゃ断装置、４ｏはしゃ断器である
。高速しゃ断装置３ｏ１ｒ３０２は通常の運転では閉と
なっているが、Ｕ−ＩＮＶの故障時に図示しない故障検
出器からの信号又は、高速しゃ断装置３０１＊３０２自
身のしゃ新機構で開となる。
正常時高速しゃ断装置３０１＋３０２が閉のときは、第
１図と機能的には全く同じである。今Ｕ−ＩＮＶ２０．
で転流失敗が生じたとすると、正負の直流母線１５が短
絡されることになるので直ちに高速し中断装置３０２を
開とする。その後Ｕ−ＩＮＶ ２０ ｉのＧＴＯに一斉
にオフｆｆ−）信号を印加するとか、回路内の転流失敗
時に生ずる振動電流の反転を利用するとかの手段によ、
！７ＧＴｏを全てオフとして、Ｕ−１＠Ｖ２０．の交流
、端子からインバータ内部を見たときその内部インピー
ダンスが極力大となるようにする。それと同時に一方の
Ｕ −ＩＮＶ ２０１のパルス幅を制御し、交流出力母
線２２の電圧を負荷等の電圧と位相に極力近づけるよう
にする。これは、交流出力側の負荷等の電圧ｖＬとイン
バータが発生する電圧Ｖ、との差ｖＬ−ｖｌをインバー
タ及び負荷等のくなることは明らかである。
１図と機能的には全く同じである。今Ｕ−ＩＮＶ２０．
で転流失敗が生じたとすると、正負の直流母線１５が短
絡されることになるので直ちに高速し中断装置３０２を
開とする。その後Ｕ−ＩＮＶ ２０ ｉのＧＴＯに一斉
にオフｆｆ−）信号を印加するとか、回路内の転流失敗
時に生ずる振動電流の反転を利用するとかの手段によ、
！７ＧＴｏを全てオフとして、Ｕ−１＠Ｖ２０．の交流
、端子からインバータ内部を見たときその内部インピー
ダンスが極力大となるようにする。それと同時に一方の
Ｕ −ＩＮＶ ２０１のパルス幅を制御し、交流出力母
線２２の電圧を負荷等の電圧と位相に極力近づけるよう
にする。これは、交流出力側の負荷等の電圧ｖＬとイン
バータが発生する電圧Ｖ、との差ｖＬ−ｖｌをインバー
タ及び負荷等のくなることは明らかである。
従来の技術ではインバータ電圧Ｖｒ ヲー早＜下げてし
まうことにあったが本発明は健全なインバータＵ −Ｉ
ＮＶｌを使って、極力Ｖ、を維持しようとする点に大き
な特徴がある。又、Ｘ！は主にＵ−ＩＮＶ内の変圧器の
インピーダンスで決る。変圧器のインピーダンスは一般
に負荷側が開放されている時は、励磁インピーダンスと
等しくなる為、非常に大きくなる。従って、健全なＵ−
ＩＮＶ ２０１ を使ってＶ、をｖしに近づけ更に故障
しりＵ −ＩＮＶ ２０Ｈの交流端子からインバータ内
部を見たインピーダンスが極カ大となるようにＧＴＯを
オフし、かつ高速しゃ断装置３０２を開とすることは、
いずれも負荷等からのインバータへの過電流の流れ込み
を防止する手段として有効である。従って、しゃ断器４
ｏは比較的しゃ断時間の長い機械的なものを使用、して
もインバータを過電流から保護するととが出来る為経済
的に有利となる。
まうことにあったが本発明は健全なインバータＵ −Ｉ
ＮＶｌを使って、極力Ｖ、を維持しようとする点に大き
な特徴がある。又、Ｘ！は主にＵ−ＩＮＶ内の変圧器の
インピーダンスで決る。変圧器のインピーダンスは一般
に負荷側が開放されている時は、励磁インピーダンスと
等しくなる為、非常に大きくなる。従って、健全なＵ−
ＩＮＶ ２０１ を使ってＶ、をｖしに近づけ更に故障
しりＵ −ＩＮＶ ２０Ｈの交流端子からインバータ内
部を見たインピーダンスが極カ大となるようにＧＴＯを
オフし、かつ高速しゃ断装置３０２を開とすることは、
いずれも負荷等からのインバータへの過電流の流れ込み
を防止する手段として有効である。従って、しゃ断器４
ｏは比較的しゃ断時間の長い機械的なものを使用、して
もインバータを過電流から保護するととが出来る為経済
的に有利となる。
健全なＵ −ＩＮＶの交流出力電圧を増加させる手段と
しては第３図に示す整流器１２自身に電圧制御能力があ
る場合は、整流器１２によって電圧を高めることが可能
である。又第３図では、簡単の為に２台のＵ −ＩＮＶ
を用いて説明したが、Ｕ−ＩＮＶＯ数が多い程、Ｕ −
ＩＮＶ １台当りの上限の電圧調整能力が低くてよいの
で、有利になる。
しては第３図に示す整流器１２自身に電圧制御能力があ
る場合は、整流器１２によって電圧を高めることが可能
である。又第３図では、簡単の為に２台のＵ −ＩＮＶ
を用いて説明したが、Ｕ−ＩＮＶＯ数が多い程、Ｕ −
ＩＮＶ １台当りの上限の電圧調整能力が低くてよいの
で、有利になる。
更にＵ −ＩＮＶは第２図に示すような単相出力のもの
に限らす三相出力又は他の相数出力のものにも適用でき
ることは明らかである。、第４図は高速しゃ新装Ｎｓｏ
の例を示しだもので、（、）はヒーーズ、（ｂ）はＧＴ
ＯＬ ＋断器、（ｃ）は配線用しゃ断器である。ここで
配線用しゃ断器は（、）や（ｂ）に比べてしゃ断時間は
おそいが、他の大形しゃ断器が６０〜１００ ミＩＪ秒
程しゃ断にかかるのに対して、これは２０ミリ秒程なの
でリアクトルとコンデンサとを併用すればよい。
に限らす三相出力又は他の相数出力のものにも適用でき
ることは明らかである。、第４図は高速しゃ新装Ｎｓｏ
の例を示しだもので、（、）はヒーーズ、（ｂ）はＧＴ
ＯＬ ＋断器、（ｃ）は配線用しゃ断器である。ここで
配線用しゃ断器は（、）や（ｂ）に比べてしゃ断時間は
おそいが、他の大形しゃ断器が６０〜１００ ミＩＪ秒
程しゃ断にかかるのに対して、これは２０ミリ秒程なの
でリアクトルとコンデンサとを併用すればよい。
又多重イン７Ｎ４−夕を構成するＵ −ＩＮＶが波形改
善の目的などで互いに位相の異なる電圧を発生するよう
に構成されている場合、Ｕ−ＩＮＶの一つが故障すると
合成した電圧の位相も変化してしまうので、負荷等の逆
起電力の位相と、相対的なずれを生ずる。これによる悪
影響を避けるには、故障信号で位相の修正を急速に行う
などの手段が有効である。又Ｕ −ＩＮＶ、は直流回路
に並列的に設置したものばかシでなく直列的に設置した
ものにも有効である。なお、名称並びに本文に使用した
インバータの用語は、慣習的に第２図のような回路を指
すものであって、例えば最近研究されるようになってき
た自励転流整流器のように交流、直流の変換を行うもの
を含むものとする。
善の目的などで互いに位相の異なる電圧を発生するよう
に構成されている場合、Ｕ−ＩＮＶの一つが故障すると
合成した電圧の位相も変化してしまうので、負荷等の逆
起電力の位相と、相対的なずれを生ずる。これによる悪
影響を避けるには、故障信号で位相の修正を急速に行う
などの手段が有効である。又Ｕ −ＩＮＶ、は直流回路
に並列的に設置したものばかシでなく直列的に設置した
ものにも有効である。なお、名称並びに本文に使用した
インバータの用語は、慣習的に第２図のような回路を指
すものであって、例えば最近研究されるようになってき
た自励転流整流器のように交流、直流の変換を行うもの
を含むものとする。
本発明によって得られる効果は高価な高速しゃ断器を用
いることなく、多重インバータ内の部分的な故障に対し
て過電流保護を行うことができることで、特に交流出力
電圧の高い場合に有効である。
いることなく、多重インバータ内の部分的な故障に対し
て過電流保護を行うことができることで、特に交流出力
電圧の高い場合に有効である。
第１図は従来の多重インバータの一例を示す構成図、第
２図は第１図のユニットインバータを説明する為の回路
図、第３図は本発明の多重インバータの一実施例を示す
構成図、第４図は本発明に用いる高速しゃ断装置の例を
示した回路図である。 １０・・・交流入力母線、１ノ・・・しゃ断器、１２・
・・整流器、１３・・・直流リアクトル、１４・・・平
滑コンデンサ、１５．１５Ｐ、１５Ｎ・・・直流母線、
２０・・・ユニットインバータ、２１・・・高速度しゃ
断器、２２．２３・・・交流出力母線、２４：・・逆起
電力を有する負荷又は負荷及び他の電源、３１〜３４・
・・ＧＴｏ、４１〜４４・・・ダイオード、４０・・・
しゃ断器、５１・・・出力変圧器。 出願人代理人 弁理士 鈴 江 武 音節１図 第２図 Ｏｖ０ 第３図 １ 第４図 （ａ）（ｂ）（ｃ） 手続補正書 ６ゎ、５情、２．−．１ 特許庁長官 若 杉 和 夫 殿 １、事件の表示 特願昭５７−１０９５３３号 ２、発明の名称 多喪インバータ ３、補正をする者 事件との関係 特許出願人 （３０７） 東ｐ芝浦霜、気株式会社４、代理人 ６、補正の対象 （３） 明細書第５負第１４行目の「出力周波数ｆ」
を「出力周波数なｊ」とＫＪ止する。 （４） 明細誓第５負弗１９杓目の１″高圧であると
耐圧」を１高圧であると高速しゃ断器２１に使用するツ
イリスタは耐圧」と削正する。 （５） 明細書第６負第６行目の「サイリスタは入手
出来ないので、」を［°サイリスタの入手は困難なので
、」と削正する。
２図は第１図のユニットインバータを説明する為の回路
図、第３図は本発明の多重インバータの一実施例を示す
構成図、第４図は本発明に用いる高速しゃ断装置の例を
示した回路図である。 １０・・・交流入力母線、１ノ・・・しゃ断器、１２・
・・整流器、１３・・・直流リアクトル、１４・・・平
滑コンデンサ、１５．１５Ｐ、１５Ｎ・・・直流母線、
２０・・・ユニットインバータ、２１・・・高速度しゃ
断器、２２．２３・・・交流出力母線、２４：・・逆起
電力を有する負荷又は負荷及び他の電源、３１〜３４・
・・ＧＴｏ、４１〜４４・・・ダイオード、４０・・・
しゃ断器、５１・・・出力変圧器。 出願人代理人 弁理士 鈴 江 武 音節１図 第２図 Ｏｖ０ 第３図 １ 第４図 （ａ）（ｂ）（ｃ） 手続補正書 ６ゎ、５情、２．−．１ 特許庁長官 若 杉 和 夫 殿 １、事件の表示 特願昭５７−１０９５３３号 ２、発明の名称 多喪インバータ ３、補正をする者 事件との関係 特許出願人 （３０７） 東ｐ芝浦霜、気株式会社４、代理人 ６、補正の対象 （３） 明細書第５負第１４行目の「出力周波数ｆ」
を「出力周波数なｊ」とＫＪ止する。 （４） 明細誓第５負弗１９杓目の１″高圧であると
耐圧」を１高圧であると高速しゃ断器２１に使用するツ
イリスタは耐圧」と削正する。 （５） 明細書第６負第６行目の「サイリスタは入手
出来ないので、」を［°サイリスタの入手は困難なので
、」と削正する。
Claims (1)
- ユニットインバータを少く共２つ以上有し、それぞれの
交流端子の少く共２つ以上を直列接続して所望の電圧と
波形を得るようにした多重インノ々−夕において、該ユ
ニットインバータの一つが故障した際に、故障したユニ
ットインバータの直流端子から、該ユニットインバータ
内部を眺めたインピーダンスを高める為の保護回路を備
えると共に、他の健全なユニットインバータの電圧を、
多重インバータの交流端子に接続される他の交流電源の
電圧又は負荷の逆起電圧に追従させる制御を行いつつ多
重インバータの交流端子側に設けたしゃ断器を開放する
ことを特徴とする多重インバータ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57109533A JPS592575A (ja) | 1982-06-25 | 1982-06-25 | 多重インバ−タ |
| US06/466,541 US4546423A (en) | 1982-02-23 | 1983-02-15 | Multiple inverters with overcurrent and shoot-through protection |
| EP83101571A EP0087697B1 (en) | 1982-02-23 | 1983-02-18 | Multiple inverter |
| DE8383101571T DE3363993D1 (en) | 1982-02-23 | 1983-02-18 | Multiple inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57109533A JPS592575A (ja) | 1982-06-25 | 1982-06-25 | 多重インバ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS592575A true JPS592575A (ja) | 1984-01-09 |
Family
ID=14512658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57109533A Pending JPS592575A (ja) | 1982-02-23 | 1982-06-25 | 多重インバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592575A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60147411A (ja) * | 1984-08-27 | 1985-08-03 | Japan Synthetic Rubber Co Ltd | 共役ジエンの重合方法 |
| JPS63224631A (ja) * | 1987-03-13 | 1988-09-19 | 富士電機株式会社 | 並列運転インバ−タの横流防止回路 |
| GB2372447B (en) * | 2001-02-21 | 2005-02-02 | Jeyes Group Ltd | Air fresheners |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4817556U (ja) * | 1971-07-13 | 1973-02-27 | ||
| JPS51150645A (en) * | 1975-06-20 | 1976-12-24 | Sanken Electric Co Ltd | Invertor non-interrupted power supply system |
| JPS5430430A (en) * | 1977-08-11 | 1979-03-06 | Toshiba Corp | Protective system for inverter system |
| JPS5450824A (en) * | 1977-09-29 | 1979-04-21 | Seiden Kougiyou Kk | Accac converter |
-
1982
- 1982-06-25 JP JP57109533A patent/JPS592575A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4817556U (ja) * | 1971-07-13 | 1973-02-27 | ||
| JPS51150645A (en) * | 1975-06-20 | 1976-12-24 | Sanken Electric Co Ltd | Invertor non-interrupted power supply system |
| JPS5430430A (en) * | 1977-08-11 | 1979-03-06 | Toshiba Corp | Protective system for inverter system |
| JPS5450824A (en) * | 1977-09-29 | 1979-04-21 | Seiden Kougiyou Kk | Accac converter |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60147411A (ja) * | 1984-08-27 | 1985-08-03 | Japan Synthetic Rubber Co Ltd | 共役ジエンの重合方法 |
| JPS63224631A (ja) * | 1987-03-13 | 1988-09-19 | 富士電機株式会社 | 並列運転インバ−タの横流防止回路 |
| JPH0561860B2 (ja) * | 1987-03-13 | 1993-09-07 | Fuji Electric Co Ltd | |
| GB2372447B (en) * | 2001-02-21 | 2005-02-02 | Jeyes Group Ltd | Air fresheners |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10128773B2 (en) | Electric power conversion device and electric power system | |
| JP5049964B2 (ja) | 電力変換装置 | |
| JP5286413B2 (ja) | 低周波遮断器 | |
| WO2020136699A1 (ja) | 電力変換装置 | |
| US11139733B2 (en) | Modular multilevel converter sub-module having DC fault current blocking function and method of controlling the same | |
| US20180076734A1 (en) | Electric power conversion device | |
| Sinha et al. | Fault protection in a multilevel inverter implementation of a static condenser | |
| JP6526372B1 (ja) | 電力制御システム | |
| Li et al. | A DC fault handling method of the MMC-based DC system | |
| KR102176029B1 (ko) | Ｄｃ 고장 전류의 초고속 차단을 위한 장치 및 이의 제어 방법 | |
| Katebi et al. | Advanced three level active neutral point converter with fault tolerant capabilities | |
| Hammes et al. | High-inductive short-circuit Type IV in multi-level converter protection schemes | |
| CA2106504C (en) | Conversion apparatus | |
| Saleki et al. | DC fault analysis in MMC based HVDC systems along with proposing a modified MMC protective topology for grid stability | |
| JP3321298B2 (ja) | 電圧形自励式変換器の事故検出回路 | |
| WO2015172825A1 (en) | Ac fault handling arrangement | |
| JPS592575A (ja) | 多重インバ−タ | |
| JP6700578B2 (ja) | 無停電電源装置 | |
| Isik et al. | Design of a fault-tolerant controller for three-phase active front end converter used for power conditioning applications | |
| Kriegel et al. | Power module with solid state circuit breakers for fault-tolerant applications | |
| Zakaria et al. | A fault-tolerant strategy for current controlled PWM rectifier | |
| JPH06133534A (ja) | 半導体交流スイッチ | |
| JPS59188378A (ja) | インバ−タ | |
| Bhakar et al. | A New Fault-Tolerant Method for Switch Failures in Three-Phase Inverter | |
| Gierschner et al. | Back-to-back configuration of multilevel converters providing redundant operation mode |