JPS63109665A - ランレングス符号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、イメージ情報の帯域或いは冗長度を減少させ
るランレングス符号化装置に関し、特にイメージデータ
からランレングスを求める装置に関する。

〔従来の技術及びその問題点〕

イメージ情報を伝送する場合、イメージデータの白黒の
ビットパターンをそのまま送出したのでは冗長度が高い
ため、イメージデータを符号化して伝送することが行わ
れている。

符号化の一つとして、イメージデータ中の画素の白黒の
状態を検出し、白或いは黒画素が連続する長さ、すなわ
ちランレングスを検出して符号化することが知られてい
る。

第３図は、従来のランレングス符号化装置の概略構成を
示す。

イメージデータが格納されたイメージメモリｌからの出
力は、入力バッファ２を介してランレングス検出部３に
供給される。入力バッファ２は、イメージデータを入力
バッファ２に一時記憶し、イメージメモリ１とランレン
グス検出部３との処理速度の違いを吸収するものであり
、イメージメモリ１に格納されているイメージデータを
高速に符号化するために設けられている。

ランレングス検出部３においては、イメージデ−夕のラ
ンレングスが検出される。符号化部４では、ランレング
ス検出部３で検出されたランレングスに応じて符号化を
行い、出カバソファ５を介して記憶装置又は回線６に出
力する。出力バッファ５は、符号化されたランレングス
を一時記憶し、記憶装置又は回線６と符号化部４との処
理速度の違いを吸収する。

第４図は、第３図に示されたランレングス検出部３に対
応する従来のランレングス検出回路の一例を示すブロッ
ク図である。なお、第３図と対応する個所には同一符号
を付している。

図において、８は入力バッファ２からの出力が供給され
るシフトレジスタを示し、このシフトレジスタ８の出力
とＷ／Ｂ（ｗｈｉｔｅ／ｂｌａｃｋ）フリップフロップ
（図中Ｗ／Ｂ　Ｆ、Ｆ、で示す）９の出力とが排他的論
理和素子１２を介してランレングス検出制御部７に供給
される。ランレングス検出制御部７からシフトレジスタ
８へはシフト信号が、またＷ／Ｂフリップフロップ９へ
は反転信号が供給される。更に、ランレングス検出制御
部７にはビットカウンタ１０及びランレングスカウンタ
１１が接続され、ピントカウンタ１０により処理済のビ
ット数をカウントし、ランレングスカウンタ１１により
各ランの長さをカウントする。ランレングスカウンタ１
１からの出力は符号化部４に供給され、所定の符号化が
行われる。

次に、この従来のランレングス検出回路の動作を説明す
る。

ステップ（１）８人カバソファ２からシフトレジスタ８
ヘイメージデータをｎ（但し、ｎはイメージデータのビ
ット数）ビット入力する。

ステップ（２）二ランレングス検出制御ｎ部７は、排他
的論理和素子１２によりシフトレジスタ８の最上位ビッ
ト（ＭＳＢ）の情報とＷ／Ｂフリップフロップ９の出力
との排他的論理和をとる０両者が一致している場合、す
なわち−／Ｂフリップフロップ９に記憶され、ている直
前のランの画素の種類と最新の画素の種類が同じ場合に
は、後述のステップ（３）の動作へ移行し、一致してい
ない場合、すなわち直前のランの画素と最新の画素が異
なる場合には後述のステップ（４）の動作へ移行する。

ステップ（３）：直前のランの画素の種類と最新の画素
の種類が同じ場合には、ランレングス検出側ｉＴＪ部７
はシフトレジスタ８ヘシフト信号を出力してイメージデ
ータを１ビツトだけシフトすると共に、ピントカウンタ
ｌＯ及びランレングスカウンタ１１の内容を１だけ加算
する。

次に、ビットカウンタ１０の出力がイメージデータのビ
ット数ｎより小さい場合、すなわちｌワード分の処理が
終了していない場合にはステップ（２）の動作へ移行し
て、次の画素の比較を行う、それ以外の場合、すなわち
１ワ一ド分の処理が終了した場合は、ピントカウンタｌ
Ｏをクリアしてからステップ＋１１の動作へ移行し、次
のワードのイメージデータを入力する。

ステップ（４）：直前のランの画素と最新の画素が異な
る場合には、ランレングス検出制御部７はランレングス
カウンタ１１の出力を符号化部４へ出力する。このとき
、ランレングスカウンタ１１には同一種類の画素の連続
する長さ、すなわちランレングスが格納されているので
、このランレングスカウンタ１１の出力を符号化部４に
供給し、符号化部４で符号化を行う０次に、１１７Ｂフ
リツプフロツプ９の出力を反転し、ランレングスカウン
タ１１をクリアしてからステップ（２）の動作へ移行す
る。

上述の動作によりイメージデータはランレングスに変換
され、更に符号化が行われる。

しかしながら、第４図に示される従来技術においては、
イメージデータの内容を符号化する際に、１ピントずつ
画素の種類を判別してランレングス検出の処理をしてい
るため、高速に符号化処理を行うことができないという
欠点があった。

〔発明が解決しようとする問題点〕

本発明は、前記した従来技術の欠点を改良するために案
出されたものであって、イメージデータを１ビツトずつ
処理するのではなく、ある一定長、たとえば、１ワード
以下のランについては、−度にランレングスに変換する
ことによって、高速に符号化処理することを目的とする
。

Ｃ問題点を解決するための手段及び作用〕本発明のラン
レングス符号化装置は、上記目的を達成するため、イメ
ージデータのランレングスを符号化するランレングス符
号化装置において、前記イメージデータのうちの一定長
のイメージデータが入力されるバレルシフタと、該バレ
ルシフタに入力された前記一定長のイメージデータのラ
ンレングスを検出するプライオリティエンコーダと、検
出された前記ランレングスに応じて前記バレルシフタ内
の前記一定長のイメージデータを所定ビット移動させる
手段とを設けたことを特徴とする。

本発明においては、イメージデータのうちの一定長、た
とえば、１ワ一ド分のイメージデータが、バレルシフタ
に入力される。バレルシフタ内のイメージデータのラン
レングスはプライオリティエンコーダで検出される。そ
して、検出されたランレングスに応じてバレルシフタ内
のイメージデータを所定ビット移動させることにより、
次のランのランレングスが検出される。

このようにして、一定長以下の画素のランであれば、イ
メージデータが一度にランレングスに変換されることに
なる。

〔実施例〕

以下、図面を参照しながら実施例に基づいて本発明の特
徴を具体的に説明する。

本発明の実施例の構成を第１図に示す。なお第４図と対
応する個所には同一符号を付しである。

イメージデータが供給される入力バッファ２にはラッチ
２２が接続され、同ラッチ２２は入力バッファ２からの
イメージデータをｎビットずつラッチする。なお、ｎは
イメージデータの１ワードのビット数であり、本実施例
ではｎ＝１６として説明する。ラッチ２２にはバレルシ
フタ２３が接続され、同バレルシフタ２３は後述する４
ビツト加算器２日の出力をｍとしたとき、ラッチ２２の
出力をｍビットだけ右シフトして出力する。このとき、
左側のｍビットはラッチ２２の最左端のビットの情報と
反対の情報を出力する。

排他的論理和素子２５−１〜２５−１６は、バレルシフ
タ２３の１６ビツトの出力をＷ／Ｂフリップフロップ２
４の出力によって非反転又は反転して１６−４プライオ
リテイエンコーダ２６に出力する。このプライオリティ
エンコーダ２６は、排他的論理和素子２５−１〜２５−
１６の出力において最も右にある情報“１″の位置を最
右端から教えて出力する。

すなわち、情報“０″が最右端から連続している数（ラ
ンレングス）を出力する。４ビツト加算器２８は、プラ
イオリティエンコーダ２６からの前記ランレングスを加
算してｎすなわち“１６”となったときにキャリーを出
力し、これをランレングス検出制御部２１へ知らせる。

また、１４ビツト加算器２７は、前記ランレングスを加
算して前記情報の連続（ラン）が１６ビツトずつのイメ
ージデータの境界にまたがる場合のランレングスを計数
する。ランレングス検出制御部２１は、ラッチ２２．バ
レルシフタ２３．　Ｗ／Ｂフリップフロンプ２４、１４
ビツト加算器２７及び４ビツト加算器２８等に制御信号
を供給し、ランレングス検出処理の制御を行う。

本発明の実施例の動作を、第２図に示すフローチャート
及び第１図を参照して説明する。

また、第１表はイメージデータとランレングスとの関係
の具体例を示し、第２表は変換処理の途中経過の具体例
を示す。なお、表におけるＯ印は、表の上欄に記された
各処理が実行されることを示す。

（以下余白） いま、第１表Ａに示す５ワード（１ワード１６ビント）
のイメージデータのランレングスを求める場合について
説明する。但し、第１表Ａにおいては、右側から左側へ
また上側から下側にランレングスを検出するものとする
。すなわち、最初の情報“０”のランレングスが“５”
であり、以下情報“１“のランレングスが“２′、情報
“０”のランレングスが１１０″、・・・となる。

まず、第２図に示すフローチャートの処理３１で、入力
バッファ２からの１６ビツトのイメージデークロ１（第
１表参照）をランチ２２ヘラソチする。４ビツト加算器
２８は予めクリアされており、また−／Ｂフリップフロ
ップ２４の出力は“０″となっているので、プライオリ
ティエンコーダ２６には、第２表の番号１の欄に示すよ
うなイメージデータ６１と同一のデータ５１が入力され
る。

次に、処理３２でプライオリティエンコーダ２６はその
出力として、番号１の欄に示ずようなデータ５２を出力
する。すなわち、イメージデータ６１においては、右端
から情報′Ｏ”が５個連続しているので、番号１の欄に
おけるプライオリティエンコーダ出力データ５２は５（
二進数で０１０１）″になる。

処理３３及び処理３４では、プライオリティエンコーダ
２６の出力データ５２が、１４ビツト加算器２７及び４
ピント加算器２８へ加算される。加算器２７と加算器２
８は予めクリアされているので、その出力はそれぞれ番
号１の欄に示されるデータ５３及びデータ５４のように
なる。すなわち、ここで最初の情報“０”のランレング
スである“５”が検出される。

処理３５では、加算器２８の出力が１６であるかどうか
、すなわち４ビツト加算器２８からキャリーが出力され
たかをランレングス検出制御部２１で判断して、加算器
２８の出力が１６の場合には処理４０を実行し、それ以
外の場合は処理３６を実行する。第２表に示す例の場合
、番号１の欄では、４ビツト加算器２８の内容は５であ
るので処理３６に進む。

処理３６では、番号１の欄の１４ビット加算器２７の出
力データ５３、すなわち“５”をランレングスとして符
号化部４へ出力する。

処理３７では、４ビツト加算器２８の出力がｍであると
すると（番号１の欄のデータ５４ではｍ＝５）、ラッチ
２２の出力はバレルシフタ２３によって、右へｍビット
シフトされる。このとき、左側のｍビットはラッチ２２
の最左端のビットの情報と反対の情報と同じになる。す
なわち、番号１の欄のデータ５１の場合、最左端が“０
”であるから左側５ビツトは１１”になる。したがって
、バレルシフタ２３の出力データは“１１１１１０００
００００００１１”となる。

処理３８では、Ｗ／Ｂフリップフロフプ２４の出力を反
転する。したがって、Ｗ／Ｂフリップフロップ２４の出
力が“０″から“１ｍになるので、番号ｌの欄のデータ
５１では、バレルシフタ２３の１６ビツトの出力は反転
されてプライオリティエンコーダ２６へ番号２の欄のデ
ータ５１、すなわち“ｏｏｏｏ。

１１１１１１１１１００”が入力される。

処理３９では、１４ビツト加算器２７がクリアされて処
理３２を再び実行する。

以下、同様に処理３２〜処理３９が実行されて、番号２
の欄に示される１４ビツト加算器２７のデータ５３、す
なわち次の情報“１′のランレングスである“２”が符
号化部４へ出力されてプライオリティエンコーダ２６の
入力は番号３の欄のデータ５１のようになる。

次に、処理３２〜処理３４が実行されると、番号３の欄
のデータ５４のように、４ビツト加算器２８の出力５４
力び１６（二進数で１００００）”となり、キャリーが
出力されるので、処理４０が実行される。

処理４０では４ビツト加算器２８がクリアされる。

次に、処理４１で１走査ラインのイメージデータの処理
を終了したかどうか判断して、まだ終了していない場合
は処理３１を実行する。

処理３１では、先に処理したイメージデータの次のデー
タ、すなわち、第１表に示すデークロ２がラッチ２２ヘ
ラフチされる。４ビツト加算器２８は処理４０でクリア
されており、Ｗ／Ｂフリップフロップ２４の出力はこの
場合“０２であるから、番号４の欄のデータ５１がプラ
イオリティエンコーダ２６へ入力される。

処理３２では、プライオリティエンコーダ２６から番号
４の欄のデータ５２が出力される。

処理３３及び処理３４では、プライオリティエンコーダ
２６の出力が１４ビツト加算器２７及び４ビツト加算器
２８へ加算される。このとき、１４ビツト加算器２７に
は直前の処理３３の実行時に番号３の欄のデータ５３が
入っているので、今回の処理３３の実行によって番号４
の欄のデータ５３を出力する。すなわち、データ６１の
左側には情報“０２の長さ９ビツトのランがあり、デー
タ６２の右側にも情報“０′の長さｌビットのランがあ
るので、全体で長さ１０ビツトの“０″ランがあること
になる。今回の処理３３で９ビツト＋１ビツト＝１０ビ
ツトの加算が実行されたことになる。

以下、同様に処理３５〜処理３９が実行されて、番号４
の憫のデータ５３、すなわら３８目の情報″０”のラン
レングスである１０が符号化部４へ出力される。

以上のような処理を繰返し実行して、第２表の番号５〜
１１の欄のように、ランレングスが次々と符号化部４へ
出力される。その結果、第１表Ａに示す５ワードのイメ
ージデータ６１〜６５が第１表Ｂに示す７個のランレン
グス６６〜７２へ、すなわち“５″、“２′、”１０”
、・・・へ変換される。

ここで、本発明の実施例と第４図に示す従来技術の処理
速度を比較する。

従来技術において、イメージデータを１ビツト処理する
のに１クロツクかかるとすると、すなわち、第４図にお
けるシフトレジスタ８の動作時間を１クロツクとすると
、第１表Ａのイメージデータ６１〜６５を処理するのに
８０（＝１６ビツト×５ワード）クロックの時間を必要
とする。

これに対して、本発明の実施例においては、第２図の処
理３２〜処理３９を実行するのに３クロツクかかるとす
ると、第１表Ａのイメージデータ６１〜６５を処理する
のに第２図のフローチャートにおいて、処理３１〜３９
，４０．４１を１１回繰り返すので合計３クロツクＸ１
１＝３３クロツクの時間しか必要とせず、大幅に処理時
間を短縮することができる。なお、処理３２〜処理３９
を実行するのに３クロツクかかるという意味は、第１図
のブロック図において、バレルシフタ２３．排他的論理
和素子２５．プライオリティエンコーダ２６．１４ビツ
ト加算器２７及び４ビツト加算器２日のそれぞれの動作
時間を合計したときの動作時間が、第４図に示されるシ
フトレジスフ８の動作時間を１クロツクとしたとき、そ
の３倍に相当するという意味である。

〔発明の効果〕

以上に述べたように、本発明のランレングス符号化装置
においては、イメージデータのランレングス変換を行う
に際し、イメージデータのうちの一定長、たとえば、１
ワ一ド分のイメージデータをバレルシフタに入力し、一
定長のイメージデータ内のランレングスをプライオリテ
ィエンコーダで検出する。そして、検出されたランレン
グスに応じてバレルシフタ内のイメージデータを所定ビ
ット移動させるようにしている。これにより、一定長以
下の画素のランであれば、イメージデータを一度にラン
レングスに変換することができる。したがって、１ビツ
トずつ変換処理を行う従来技術に比べて、高速にランレ
ングス変換を実行することができる。

【図面の簡単な説明】

第１図は本発明に係るランレングス符号化装置の実施例
の構成図、第２図は本発明の実施例の動作を説明するた
めのフローチャート、第３図はランレングス符号化を実
行する符号化回路の基本的構成図、第４図は従来技術の
実施例の構成図を示す。

Claims (1)

【特許請求の範囲】
1. １、イメージデータのランレングスを符号化するランレ
   ングス符号化装置において、前記イメージデータのうち
   の一定長のイメージデータが入力されるバレルシフタと
   、該バレルシフタに入力された前記一定長のイメージデ
   ータのランレングスを検出するプライオリティエンコー
   ダと、検出された前記ランレングスに応じて前記バレル
   シフタ内の前記一定長のイメージデータを所定ビット移
   動させる手段とを設けたことを特徴とするランレングス
   符号化装置。