JPS63108280A - 電子回路パツケ−ジの不良診断方式 - Google Patents
電子回路パツケ−ジの不良診断方式Info
- Publication number
- JPS63108280A JPS63108280A JP61253113A JP25311386A JPS63108280A JP S63108280 A JPS63108280 A JP S63108280A JP 61253113 A JP61253113 A JP 61253113A JP 25311386 A JP25311386 A JP 25311386A JP S63108280 A JPS63108280 A JP S63108280A
- Authority
- JP
- Japan
- Prior art keywords
- power source
- data
- potential
- electronic
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007547 defect Effects 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000009826 distribution Methods 0.000 claims abstract description 4
- 230000002950 deficient Effects 0.000 abstract description 6
- 239000000523 sample Substances 0.000 abstract description 3
- 238000003745 diagnosis Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000002405 diagnostic procedure Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業」二の１１１用分野
本発明は、電子回路パッケージの不良診断方式に関し、
特に、電源地絡の場合における故障診断方式に関する。
特に、電源地絡の場合における故障診断方式に関する。
従来の技術
従来、この種の障害が発生すると同一印刷パターンに接
続されている電子部品は全て不良に見えるために、当該
部品を順へ取りはずしたり印刷配線板のパターン図を参
照しながら各電源端子の電位を測定し、？１１妙な電位
変化から故障部品を推定する方法がとられていた。
続されている電子部品は全て不良に見えるために、当該
部品を順へ取りはずしたり印刷配線板のパターン図を参
照しながら各電源端子の電位を測定し、？１１妙な電位
変化から故障部品を推定する方法がとられていた。
発明が解決しようとする問題点
しかしながら、上述した従来の診断方法は、当該部品を
順次取りはずす方法では最悪の場合、全部品を取りはず
さなければならない。また、印刷配線板のパターン図を
参照しながら各電源端子の電位変化を測定し、故障部品
を推定する方法では。
順次取りはずす方法では最悪の場合、全部品を取りはず
さなければならない。また、印刷配線板のパターン図を
参照しながら各電源端子の電位変化を測定し、故障部品
を推定する方法では。
診断に高度の技術が必要であり、特に複雑なパターンの
場合には人手による故障部品の特定は不可能となるとい
う欠点があった。
場合には人手による故障部品の特定は不可能となるとい
う欠点があった。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する」二記諸
欠点を解消することを可能とした電子１１１路パツケー
ジの新規、な不良診断方式を提供することにある。
従って本発明の目的は、従来の技術に内在する」二記諸
欠点を解消することを可能とした電子１１１路パツケー
ジの新規、な不良診断方式を提供することにある。
問題点を解決するだめの手段
上記１Ｊ的を達成する為に１本発明による診断方式は、
電子回路パッケージの任意の電子部品の電源端子が地絡
した場合における該電源端子とそれに接続している全て
の電子部品の電源端子の微妙な電位差をあらかじめデー
タとして作成しておき、被診断パッケージの電源端子あ
電位を測定しながら、前記データの中で一致する電位分
布を見い出すことにより地絡障害を有する電子部品を検
出することにより構成される。
電子回路パッケージの任意の電子部品の電源端子が地絡
した場合における該電源端子とそれに接続している全て
の電子部品の電源端子の微妙な電位差をあらかじめデー
タとして作成しておき、被診断パッケージの電源端子あ
電位を測定しながら、前記データの中で一致する電位分
布を見い出すことにより地絡障害を有する電子部品を検
出することにより構成される。
実施例
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第２図は本発明の対象となる電子回路パッケージの正面
図であり、印刷配線板ｉｔに複数の電子部品１２を実装
することにより構成される。１３は接栓部であり、装置
本体とコネクタにより接続される。
図であり、印刷配線板ｉｔに複数の電子部品１２を実装
することにより構成される。１３は接栓部であり、装置
本体とコネクタにより接続される。
電源は接栓１４から印刷配＃１１５を経由し電子部品の
電源端子１６に供給される。今、電子部品の１つが地絡
障害を発生すると、各電子部品の電源端子には印刷配線
の抵抗１７に応じた電位差が現れるが、抵抗１７は通常
極めて抵抗値が小さく前記電圧差も極めて小さいために
全電子部品が不良に見える。
電源端子１６に供給される。今、電子部品の１つが地絡
障害を発生すると、各電子部品の電源端子には印刷配線
の抵抗１７に応じた電位差が現れるが、抵抗１７は通常
極めて抵抗値が小さく前記電圧差も極めて小さいために
全電子部品が不良に見える。
第１し１は本発明の一実施例を示すプＯツク構成図であ
る。
る。
第１図において、参照番号１はデータ保持部を示し、該
データ保持部１には任意の電子部品の電源端子が地絡し
た場合における該電源端子と、それに１妾統している全
ての電子部品の電源端子の微妙な電位差がデータとして
保持されている。このデータは疑似障害を設定して実潤
定を行う方法または電子回路ＰＫＧの設計時点にコンピ
ュータで発生する方法により作成される。２はディジタ
ルポルトメータであり、プローブ３により測定された各
電源端子の電位差はディジタル量に変換されてバッファ
４に保持される。
データ保持部１には任意の電子部品の電源端子が地絡し
た場合における該電源端子と、それに１妾統している全
ての電子部品の電源端子の微妙な電位差がデータとして
保持されている。このデータは疑似障害を設定して実潤
定を行う方法または電子回路ＰＫＧの設計時点にコンピ
ュータで発生する方法により作成される。２はディジタ
ルポルトメータであり、プローブ３により測定された各
電源端子の電位差はディジタル量に変換されてバッファ
４に保持される。
このバッファ４に保持された値は、データ保持部１に保
持されている値とコンパレータ５により順次比較され、
Ｍ（が一致する時に、その値に対応する電子部品は障
害部品として不良指示器６に表示される。′ 発明の詳細 な説明したように１本発明によれば、電子回路ノメッケ
ージの任意の電子部品の電源端子が地絡した場合におけ
る該電源端子に接続されている全ての電子部品の電源端
子の微妙な電位差を、あらかじめデータとして作成して
おき、被診断パッケージの電源端子の電位を測定しなが
ら前記データの中で一致する電位分布を見い出すことに
より。
持されている値とコンパレータ５により順次比較され、
Ｍ（が一致する時に、その値に対応する電子部品は障
害部品として不良指示器６に表示される。′ 発明の詳細 な説明したように１本発明によれば、電子回路ノメッケ
ージの任意の電子部品の電源端子が地絡した場合におけ
る該電源端子に接続されている全ての電子部品の電源端
子の微妙な電位差を、あらかじめデータとして作成して
おき、被診断パッケージの電源端子の電位を測定しなが
ら前記データの中で一致する電位分布を見い出すことに
より。
障害部品を検出し、高度な技術を必要とせず、正確で高
能率な不良診断方式を提供できる効果が得られる。
能率な不良診断方式を提供できる効果が得られる。
第１図は本発明の一実施例を示すブロック楕成図、第２
図は本発明の対象となる電子回路パッケージの正面図で
ある。 【１０．データ保持部、２００．ディジタルポルトメー
タ、３．、、プローブ＋ ４．、、バッファ、５．、、
コンパレータ、６００．不良指示器、１１、 、 、印
刷配線板、 １２． 、 、電子部品、１３． 、 。 接栓部、 １４． 、 、電源用接栓、１５． 、 、
印刷配線。
図は本発明の対象となる電子回路パッケージの正面図で
ある。 【１０．データ保持部、２００．ディジタルポルトメー
タ、３．、、プローブ＋ ４．、、バッファ、５．、、
コンパレータ、６００．不良指示器、１１、 、 、印
刷配線板、 １２． 、 、電子部品、１３． 、 。 接栓部、 １４． 、 、電源用接栓、１５． 、 、
印刷配線。
Claims (1)
- 印刷配線板上に電子部品を実装した電子回路パッケージ
において、任意の電子部品の電源端子が地絡した場合の
該電源端子と印刷パターンにより接続された全ての電子
部品における電源端子の微妙な電位差をデータとして保
持し、被診断電子回路パッケージの各電子部品の電源端
子の電位を測定して前記データと比較し、一致する電位
分布を見い出すことにより地絡障害を有する電子部品を
検出することを特徴とする電子回路パッケージの不良診
断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61253113A JPS63108280A (ja) | 1986-10-24 | 1986-10-24 | 電子回路パツケ−ジの不良診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61253113A JPS63108280A (ja) | 1986-10-24 | 1986-10-24 | 電子回路パツケ−ジの不良診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63108280A true JPS63108280A (ja) | 1988-05-13 |
Family
ID=17246678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61253113A Pending JPS63108280A (ja) | 1986-10-24 | 1986-10-24 | 電子回路パツケ−ジの不良診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63108280A (ja) |
-
1986
- 1986-10-24 JP JP61253113A patent/JPS63108280A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010028256A1 (en) | Diagnostic apparatus for electronics circuit and diagnostic method using same | |
| JPS63108280A (ja) | 電子回路パツケ−ジの不良診断方式 | |
| CA2164415A1 (en) | Process and device for testing an integrated circuit soldered on a baord | |
| JPH10160800A (ja) | 診断情報発生装置及び方法 | |
| US6738940B1 (en) | Integrated circuit including a test signal generator | |
| JP2919147B2 (ja) | 半導体集積回路の試験方法 | |
| JPS5817377A (ja) | フラットケ−ブルの導通検査装置 | |
| US5572669A (en) | Bus cycle signature system | |
| KR100476740B1 (ko) | 인쇄회로기판상의 rlc 병렬 회로 검사 방법 | |
| JP2966185B2 (ja) | 故障検出方法 | |
| JP3020067B2 (ja) | 回路基板検査方法 | |
| JP2002139551A (ja) | 半導体試験装置 | |
| JPH07113850A (ja) | 半導体集積回路 | |
| JPH1194919A (ja) | 電子ユニットの検査方法 | |
| JP3271605B2 (ja) | プリント基板の半田付け不良検出装置 | |
| JP2000105269A (ja) | 半導体試験装置 | |
| JP4062424B2 (ja) | メモリテストシステム及びメモリテスト方法 | |
| JP2614362B2 (ja) | 電子部品試験方式 | |
| JPH03120697A (ja) | 集積回路装置 | |
| JPH01141377A (ja) | 厚膜混成集積回路の検査装置 | |
| JPH01100474A (ja) | 回路基板検査装置 | |
| JPS597275A (ja) | 論理回路の故障解析装置 | |
| JPS62147374A (ja) | プリント板試験装置 | |
| JP2000105268A (ja) | 半導体試験方法およびこの方法を実施する装置 | |
| JPS6275273A (ja) | コンデンサ良否判定装置 |