JP2000105268A - 半導体試験方法およびこの方法を実施する装置 - Google Patents
半導体試験方法およびこの方法を実施する装置Info
- Publication number
- JP2000105268A JP2000105268A JP10277576A JP27757698A JP2000105268A JP 2000105268 A JP2000105268 A JP 2000105268A JP 10277576 A JP10277576 A JP 10277576A JP 27757698 A JP27757698 A JP 27757698A JP 2000105268 A JP2000105268 A JP 2000105268A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- test
- measured
- ground
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 被試験半導体装置の接地プレート上の設置位
置に係わらず被試験半導体装置に印加される電圧に差異
の生じない半導体試験装置を提供する。 【解決手段】 被試験半導体装置Ｍに印加される電圧に
差異を生ぜしめない同時測定個数を基準とし、基準同時
測定個数に対応する半導体ソケット１５およびソケット
ボード１４、接地プレート１２を含む被測定部４１、４
２の組をｎ組（ｎ：１以上の正の整数）具備し、ｎ組の
被測定部の内の１組の被測定部４２の接地プレート１２
２に高精度接地ＨＧＮＤを設定し、ｎ組の被測定部の接
地プレートのすべてを橋絡して半導体試験を実施する半
導体試験方法および装置。
置に係わらず被試験半導体装置に印加される電圧に差異
の生じない半導体試験装置を提供する。 【解決手段】 被試験半導体装置Ｍに印加される電圧に
差異を生ぜしめない同時測定個数を基準とし、基準同時
測定個数に対応する半導体ソケット１５およびソケット
ボード１４、接地プレート１２を含む被測定部４１、４
２の組をｎ組（ｎ：１以上の正の整数）具備し、ｎ組の
被測定部の内の１組の被測定部４２の接地プレート１２
２に高精度接地ＨＧＮＤを設定し、ｎ組の被測定部の接
地プレートのすべてを橋絡して半導体試験を実施する半
導体試験方法および装置。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体試験方法
およびこの方法を実施する装置に関し、特に、試験測定
時における高精度接地の取り方を規定する半導体試験方
法およびこの方法を実施する装置に関する。
およびこの方法を実施する装置に関し、特に、試験測定
時における高精度接地の取り方を規定する半導体試験方
法およびこの方法を実施する装置に関する。
【０００２】
【従来の技術】半導体試験装置の従来例の概要を図２を
参照して極く簡単に説明する。図２において、１０はタ
イミング発生器である。パターン発生器２０はこのタイ
ミング発生器１０の発生する基準クロックパルスｃｋを
基準にして動作し、アドレス信号、データ信号、制御信
号を発生する。これらの信号データは波形整形器３０に
供給され、ここにおいて波形整形されてから被試験半導
体装置Ｍに供給される。ここで、被試験半導体装置Ｍの
内のアドレス信号により指定されたセルに試験パターン
データが供給される。そして、この被試験半導体装置Ｍ
の読み出しデータの論理値を読み出し、この読み出され
た論理値とパターン発生器２０から発生供給される期待
値データとを論理比較器４０に供給して比較し、被試験
半導体装置Ｍのセルの良不良を逐一判定する。判定結果
は不良解析メモリ部５０に供給記憶され、後の不良解析
に供される。
参照して極く簡単に説明する。図２において、１０はタ
イミング発生器である。パターン発生器２０はこのタイ
ミング発生器１０の発生する基準クロックパルスｃｋを
基準にして動作し、アドレス信号、データ信号、制御信
号を発生する。これらの信号データは波形整形器３０に
供給され、ここにおいて波形整形されてから被試験半導
体装置Ｍに供給される。ここで、被試験半導体装置Ｍの
内のアドレス信号により指定されたセルに試験パターン
データが供給される。そして、この被試験半導体装置Ｍ
の読み出しデータの論理値を読み出し、この読み出され
た論理値とパターン発生器２０から発生供給される期待
値データとを論理比較器４０に供給して比較し、被試験
半導体装置Ｍのセルの良不良を逐一判定する。判定結果
は不良解析メモリ部５０に供給記憶され、後の不良解析
に供される。
【０００３】ここで、被試験半導体装置Ｍを半導体試験
装置本体に電気的機械的に接続する仕方を図３を参照し
て説明する。図３（ａ）はテストヘッド側を説明する図
であり、図３（ｂ）はテストハンドラ側を説明する図で
あ。図３（ａ）において、１１はスペーシングフレー
ム、１２は接地プレート、１３はボードスペーサ、１４
はソケットボード、１５は半導体ソケット、１６はマザ
ーボード、１７はコネクタを示す。半導体ソケット１５
はソケットボード１４に機械的に取り付けられる一方、
半導体ソケット１５の各端子はソケットボード１４に形
成される電気配線に接続している。ソケットボード１４
はボードスペーサ１３に機械的に取り付けられ、次い
で、ボードスペーサ１３は接地プレート１２を介在させ
てスペーシングフレーム１１に機械的に取り付けられて
いる。そして、ソケットボード１４とマザーボード１６
の間には、ボードスペーサ１３およびスペーシングフレ
ーム１１内において図示されないコネクトボードが機械
的に接続している。コネクトボードにも電気配線が形成
され、これによりソケットボード１４に形成される電気
配線はマザーボード１６の電気配線に接続している。こ
の場合、接地プレート１２は半導体ソケット１５に対応
する領域が開孔とされており、コネクトボードはこれら
の開孔を介して被試験半導体装置Ｍの駆動電源端子の内
の一方である駆動側端子に接続する余地を与えられてい
る。マザーボード１６の電気配線はコネクタ１７を介し
て半導体試験装置のテストヘッドに接続し、半導体試験
装置本体に電気的に接続するに到る。
装置本体に電気的機械的に接続する仕方を図３を参照し
て説明する。図３（ａ）はテストヘッド側を説明する図
であり、図３（ｂ）はテストハンドラ側を説明する図で
あ。図３（ａ）において、１１はスペーシングフレー
ム、１２は接地プレート、１３はボードスペーサ、１４
はソケットボード、１５は半導体ソケット、１６はマザ
ーボード、１７はコネクタを示す。半導体ソケット１５
はソケットボード１４に機械的に取り付けられる一方、
半導体ソケット１５の各端子はソケットボード１４に形
成される電気配線に接続している。ソケットボード１４
はボードスペーサ１３に機械的に取り付けられ、次い
で、ボードスペーサ１３は接地プレート１２を介在させ
てスペーシングフレーム１１に機械的に取り付けられて
いる。そして、ソケットボード１４とマザーボード１６
の間には、ボードスペーサ１３およびスペーシングフレ
ーム１１内において図示されないコネクトボードが機械
的に接続している。コネクトボードにも電気配線が形成
され、これによりソケットボード１４に形成される電気
配線はマザーボード１６の電気配線に接続している。こ
の場合、接地プレート１２は半導体ソケット１５に対応
する領域が開孔とされており、コネクトボードはこれら
の開孔を介して被試験半導体装置Ｍの駆動電源端子の内
の一方である駆動側端子に接続する余地を与えられてい
る。マザーボード１６の電気配線はコネクタ１７を介し
て半導体試験装置のテストヘッドに接続し、半導体試験
装置本体に電気的に接続するに到る。
【０００４】図３（ｂ）において、２１はテストトレ
イ、２２はこのテストトレイ２１に形成されるトレイイ
ンサートである。トレイインサート２２は半導体ソケッ
ト１５に対応してマトリックス状に形成される。テスト
トレイ２１の各トレイインサート２２に被試験半導体装
置Ｍを載置した状態で、テストハンドラ側に属するテス
トトレイ２１をテストヘッド側に属する半導体ソケット
上方に搬送し、トレイインサート２２を半導体ソケット
１５の真上に位置決めし、テストトレイ２１を降下せし
め、トレイインサート２２に載置される被試験半導体装
置Ｍを下向きに押圧して被試験半導体装置Ｍを半導体ソ
ケット１５に嵌合接続する。被試験半導体装置Ｍを半導
体ソケット１５に接続したところで、被試験半導体装置
Ｍは、半導体ソケット１５、ソケットボード１４、コネ
クトボード、マザーボード１６、コネクタ１７、テスト
ヘッドを介して最終的に半導体試験装置本体に電気的に
接続するに到る。
イ、２２はこのテストトレイ２１に形成されるトレイイ
ンサートである。トレイインサート２２は半導体ソケッ
ト１５に対応してマトリックス状に形成される。テスト
トレイ２１の各トレイインサート２２に被試験半導体装
置Ｍを載置した状態で、テストハンドラ側に属するテス
トトレイ２１をテストヘッド側に属する半導体ソケット
上方に搬送し、トレイインサート２２を半導体ソケット
１５の真上に位置決めし、テストトレイ２１を降下せし
め、トレイインサート２２に載置される被試験半導体装
置Ｍを下向きに押圧して被試験半導体装置Ｍを半導体ソ
ケット１５に嵌合接続する。被試験半導体装置Ｍを半導
体ソケット１５に接続したところで、被試験半導体装置
Ｍは、半導体ソケット１５、ソケットボード１４、コネ
クトボード、マザーボード１６、コネクタ１７、テスト
ヘッドを介して最終的に半導体試験装置本体に電気的に
接続するに到る。
【０００５】ところで、図４を参照するに、この図は被
試験半導体装置Ｍ或いは半導体ソケットと半導体試験装
置本体の駆動電源の他方の端子である接地側端子との間
の接続を概念的に説明する図である。駆動電源の一方の
端子である駆動側端子と被試験半導体装置Ｍ或は半導体
ソケット１５との間の接続は図３を参照して説明した通
りであるが、駆動電源の他方の端子である接地側端子と
被試験半導体装置Ｍ或は半導体ソケット１５との間の接
続は図４の通りに行われる。６０は半導体試験装置本体
に接続されるテストヘッドを示す。ＨＧＮＤは駆動電源
の他方の端子である接地側端子に接続する高精度接地を
示す。この高精度接地ＨＧＮＤはテストヘッド１台につ
いて１箇所だけ割り付けられ、複数個の被試験半導体装
置Ｍを同時測定する場合、設定された高精度接地ＨＧＮ
Ｄを基準電位として各被試験半導体装置Ｍに対して供給
する電圧を設定する。ここで、接地プレート１２はテス
トヘッド６０に割り付けられた高精度接地ＨＧＮＤに対
して高精度接地ケーブル３３を介して接続され、共通電
位点を構成する。この共通電位点を構成する接地プレー
ト１２に半導体ソケット１５の接地端子を接続すること
により、被試験半導体装置Ｍ相互間の電位の相関を確保
している。
試験半導体装置Ｍ或いは半導体ソケットと半導体試験装
置本体の駆動電源の他方の端子である接地側端子との間
の接続を概念的に説明する図である。駆動電源の一方の
端子である駆動側端子と被試験半導体装置Ｍ或は半導体
ソケット１５との間の接続は図３を参照して説明した通
りであるが、駆動電源の他方の端子である接地側端子と
被試験半導体装置Ｍ或は半導体ソケット１５との間の接
続は図４の通りに行われる。６０は半導体試験装置本体
に接続されるテストヘッドを示す。ＨＧＮＤは駆動電源
の他方の端子である接地側端子に接続する高精度接地を
示す。この高精度接地ＨＧＮＤはテストヘッド１台につ
いて１箇所だけ割り付けられ、複数個の被試験半導体装
置Ｍを同時測定する場合、設定された高精度接地ＨＧＮ
Ｄを基準電位として各被試験半導体装置Ｍに対して供給
する電圧を設定する。ここで、接地プレート１２はテス
トヘッド６０に割り付けられた高精度接地ＨＧＮＤに対
して高精度接地ケーブル３３を介して接続され、共通電
位点を構成する。この共通電位点を構成する接地プレー
ト１２に半導体ソケット１５の接地端子を接続すること
により、被試験半導体装置Ｍ相互間の電位の相関を確保
している。
【０００６】
【発明が解決しようとする課題】半導体装置Ｍを同時に
多数個測定しようとする場合、接地プレート１２の大き
さは当然に同時測定個数に比例して大きくなる。同時測
定個数に比例すして増大するとはいえ、同時測定個数を
３２個であったものから増大しようとする場合、増大の
仕方は半導体試験装置の構成上から、その同時測定個数
は一挙に３２個から６４個に増加することになる。同時
測定個数を３２個を６４個とするということは、接地プ
レート１２の大きさを２倍に拡大しなければならないこ
とを意味する。接地プレート１２の大きさを２倍に拡大
した場合、接地プレート１２の高精度接地ＨＧＮＤ近傍
に設置される被試験半導体装置Ｍと高精度接地ＨＧＮＤ
から遠く離隔して設置された被試験半導体装置Ｍとの間
において印加される電圧に差異が生じ、これが測定結果
の精度に影響するに到る。そして、接地プレート１２
は、ボードスペーサ１３、ソケットボード１４、および
半導体ソケット１５と一体化して構成されており、同時
測定個数が６４個ともなると、全重量もかなり大きくな
り、機械的強度および重量その他多くの点で困難を伴う
こととなる。
多数個測定しようとする場合、接地プレート１２の大き
さは当然に同時測定個数に比例して大きくなる。同時測
定個数に比例すして増大するとはいえ、同時測定個数を
３２個であったものから増大しようとする場合、増大の
仕方は半導体試験装置の構成上から、その同時測定個数
は一挙に３２個から６４個に増加することになる。同時
測定個数を３２個を６４個とするということは、接地プ
レート１２の大きさを２倍に拡大しなければならないこ
とを意味する。接地プレート１２の大きさを２倍に拡大
した場合、接地プレート１２の高精度接地ＨＧＮＤ近傍
に設置される被試験半導体装置Ｍと高精度接地ＨＧＮＤ
から遠く離隔して設置された被試験半導体装置Ｍとの間
において印加される電圧に差異が生じ、これが測定結果
の精度に影響するに到る。そして、接地プレート１２
は、ボードスペーサ１３、ソケットボード１４、および
半導体ソケット１５と一体化して構成されており、同時
測定個数が６４個ともなると、全重量もかなり大きくな
り、機械的強度および重量その他多くの点で困難を伴う
こととなる。
【０００７】ここで、接地プレート１２の枚数を単純に
２枚に増大し、スペーシングフレーム１１、接地プレー
ト１２、ボードスペーサ１３、ソケットボード１４、半
導体ソケット１５を含む被測定部を図４に示される如く
２組構成して対処することが考えられる。しかし、別個
の高精度接地ケーブル３３を介して２組の被測定部の接
地プレート１２を共通する１個の高精度接地ＨＧＮＤに
接続しても、被試験半導体装置Ｍ相互間の電位の相関を
確保することができず、満足する測定結果を得ることは
できない。
２枚に増大し、スペーシングフレーム１１、接地プレー
ト１２、ボードスペーサ１３、ソケットボード１４、半
導体ソケット１５を含む被測定部を図４に示される如く
２組構成して対処することが考えられる。しかし、別個
の高精度接地ケーブル３３を介して２組の被測定部の接
地プレート１２を共通する１個の高精度接地ＨＧＮＤに
接続しても、被試験半導体装置Ｍ相互間の電位の相関を
確保することができず、満足する測定結果を得ることは
できない。
【０００８】この発明は、被試験半導体装置Ｍの接地プ
レート上の設置位置に係わらず被試験半導体装置Ｍに印
加される電圧に差異の生じない上述の問題を解消した半
導体試験装置を提供するものである。
レート上の設置位置に係わらず被試験半導体装置Ｍに印
加される電圧に差異の生じない上述の問題を解消した半
導体試験装置を提供するものである。
【０００９】
【課題を解決するための手段】請求項１：被試験半導体
装置を同時測定するに際して高精度接地ＨＧＮＤとの間
の距離により被試験半導体装置Ｍに印加される電圧に差
異を生ぜしめない同時測定個数を基準とし、基準同時測
定個数に対応する半導体ソケット１５およびソケットボ
ード１４、接地プレート１２を含む被測定部４１、４２
の組をｎ組（ｎ：１以上の正の整数）具備し、ｎ組の被
測定部の内の１組の被測定部４２の接地プレート１２２
に高精度接地ＨＧＮＤを設定し、ｎ組の被測定部の接地
プレートのすべてを橋絡して半導体試験を実施する半導
体試験方法を構成した。
装置を同時測定するに際して高精度接地ＨＧＮＤとの間
の距離により被試験半導体装置Ｍに印加される電圧に差
異を生ぜしめない同時測定個数を基準とし、基準同時測
定個数に対応する半導体ソケット１５およびソケットボ
ード１４、接地プレート１２を含む被測定部４１、４２
の組をｎ組（ｎ：１以上の正の整数）具備し、ｎ組の被
測定部の内の１組の被測定部４２の接地プレート１２２
に高精度接地ＨＧＮＤを設定し、ｎ組の被測定部の接地
プレートのすべてを橋絡して半導体試験を実施する半導
体試験方法を構成した。
【００１０】そして、請求項２：請求項１に記載される
半導体試験方法において、ｎ組の被測定部の接地プレー
トのすべての橋絡はテストハンドラ側に属するテストト
レイ２１をテストヘッド側に属する半導体ソケット上方
に搬送して降下させるのと同時に実施する半導体試験方
法を構成した。 ここで、請求項３：被試験半導体装置を同時測定するに
際して高精度接地ＨＧＮＤとの間の距離により被試験半
導体装置Ｍに印加される電圧に差異を生ぜしめない同時
測定個数を基準とし、この基準同時測定個数に対応する
半導体ソケット１５およびソケットボード１４、接地プ
レート１２を含む被測定部４１、４２の組をｎ組（ｎ：
１以上の正の整数）具備し、テストハンドラ側に被測定
部の接地プレートのすべてを橋絡する板状接地リング７
０を具備する半導体試験装置を構成した。
半導体試験方法において、ｎ組の被測定部の接地プレー
トのすべての橋絡はテストハンドラ側に属するテストト
レイ２１をテストヘッド側に属する半導体ソケット上方
に搬送して降下させるのと同時に実施する半導体試験方
法を構成した。 ここで、請求項３：被試験半導体装置を同時測定するに
際して高精度接地ＨＧＮＤとの間の距離により被試験半
導体装置Ｍに印加される電圧に差異を生ぜしめない同時
測定個数を基準とし、この基準同時測定個数に対応する
半導体ソケット１５およびソケットボード１４、接地プ
レート１２を含む被測定部４１、４２の組をｎ組（ｎ：
１以上の正の整数）具備し、テストハンドラ側に被測定
部の接地プレートのすべてを橋絡する板状接地リング７
０を具備する半導体試験装置を構成した。
【００１１】そして、請求項４：請求項３に記載される
半導体試験装置において、板状接地リング７０はこれを
構成する原材料の金属板として厚さの比較的に大きい金
属板を使用すると共にその幅を比較的に大きく設計した
ものである半導体試験装置を構成した。 また、請求項５：請求項３および請求項４の内の何れか
に記載される半導体試験装置において、板状接地リング
７０はその開孔７１を同時測定されるｎ組の被試験部の
接地プレート１２１および１２２を合わせた外形寸法よ
り小さく、同時測定されるｎ組の被試験部の接地プレー
ト１２１および１２２上の半導体ソケットがマトリック
ス状に取り付け固定される領域を合わせた外形寸法より
大きく構成した半導体試験装置を構成した。
半導体試験装置において、板状接地リング７０はこれを
構成する原材料の金属板として厚さの比較的に大きい金
属板を使用すると共にその幅を比較的に大きく設計した
ものである半導体試験装置を構成した。 また、請求項５：請求項３および請求項４の内の何れか
に記載される半導体試験装置において、板状接地リング
７０はその開孔７１を同時測定されるｎ組の被試験部の
接地プレート１２１および１２２を合わせた外形寸法よ
り小さく、同時測定されるｎ組の被試験部の接地プレー
ト１２１および１２２上の半導体ソケットがマトリック
ス状に取り付け固定される領域を合わせた外形寸法より
大きく構成した半導体試験装置を構成した。
【００１２】
【発明の実施の形態】この発明の実施の形態を図１を参
照して説明する。接地プレート１２の高精度接地ＨＧＮ
Ｄ近傍に設置される被試験半導体装置Ｍと高精度接地Ｈ
ＧＮＤから遠く離隔して設置された被試験半導体装置Ｍ
との間において印加される電圧に差異が生じる程の同時
測定個数は６４個であり、同時測定個数が３２個である
場合は高精度接地ＨＧＮＤとの間の距離により印加され
る電圧に差異は生じないものと仮定し、同時測定個数は
６４個であるものとして以下の説明をする。
照して説明する。接地プレート１２の高精度接地ＨＧＮ
Ｄ近傍に設置される被試験半導体装置Ｍと高精度接地Ｈ
ＧＮＤから遠く離隔して設置された被試験半導体装置Ｍ
との間において印加される電圧に差異が生じる程の同時
測定個数は６４個であり、同時測定個数が３２個である
場合は高精度接地ＨＧＮＤとの間の距離により印加され
る電圧に差異は生じないものと仮定し、同時測定個数は
６４個であるものとして以下の説明をする。
【００１３】同時測定個数を３２個から６４個に増大す
る場合、接地プレート１２として、第１の接地プレート
１２１と第２の接地プレート１２２の２枚を使用する。
接地プレート１２の枚数を単純に１枚から２枚に増大す
る。即ち、接地プレート１２を２枚準備し、これと一体
化されているボードスペーサ１３、ソケットボード１
４、および半導体ソケット１５より成る第１の被測定部
４１および第２の被測定部４２の２組を構成する。実施
例においてはこれら２組の被測定部の内の一方である第
２の被測定部４２の接地プレート１２１に高精度接地Ｈ
ＧＮＤを１箇所設定している。
る場合、接地プレート１２として、第１の接地プレート
１２１と第２の接地プレート１２２の２枚を使用する。
接地プレート１２の枚数を単純に１枚から２枚に増大す
る。即ち、接地プレート１２を２枚準備し、これと一体
化されているボードスペーサ１３、ソケットボード１
４、および半導体ソケット１５より成る第１の被測定部
４１および第２の被測定部４２の２組を構成する。実施
例においてはこれら２組の被測定部の内の一方である第
２の被測定部４２の接地プレート１２１に高精度接地Ｈ
ＧＮＤを１箇所設定している。
【００１４】具体的な図示説明は省略するが、この発明
においては、テストハンドラ側に金属板より構成した板
状接地リング７０を具備せしめる。この板状接地リング
７０は、これを構成する原材料の金属板として厚さの比
較的に大きい金属板を使用すると共にその幅を比較的に
大きく設定し、内部抵抗を小さく設計されている。そし
て、この板状接地リング７０はその開孔７１を同時測定
される２組の被試験部の両接地プレート１２１および１
２２を合わせた外形寸法より小さく、同時測定される２
組の被試験部の両接地プレート１２１および１２２上の
ボードスペーサ１３がマトリックス状に取り付け固定さ
れる領域を合わせた外形寸法より大きく構成している。
においては、テストハンドラ側に金属板より構成した板
状接地リング７０を具備せしめる。この板状接地リング
７０は、これを構成する原材料の金属板として厚さの比
較的に大きい金属板を使用すると共にその幅を比較的に
大きく設定し、内部抵抗を小さく設計されている。そし
て、この板状接地リング７０はその開孔７１を同時測定
される２組の被試験部の両接地プレート１２１および１
２２を合わせた外形寸法より小さく、同時測定される２
組の被試験部の両接地プレート１２１および１２２上の
ボードスペーサ１３がマトリックス状に取り付け固定さ
れる領域を合わせた外形寸法より大きく構成している。
【００１５】ここで、テストハンドラ側に属するテスト
トレイ２１をテストヘッド側に属する半導体ソケット上
方に搬送し、トレイインサート２２を半導体ソケット１
５の真上に位置決めし、テストトレイ２１を降下せしめ
てトレイインサート２２に載置される被試験半導体装置
Ｍを下向きに押圧して被試験半導体装置Ｍを半導体ソケ
ット１５に嵌合接続する場合、テストトレイ２１を降下
させるのと同時に板状接地リング７０をも下向きに押圧
降下させ、これを両接地プレート１２１および１２２の
周縁部上面に電気機械的に強く圧接触させる。
トレイ２１をテストヘッド側に属する半導体ソケット上
方に搬送し、トレイインサート２２を半導体ソケット１
５の真上に位置決めし、テストトレイ２１を降下せしめ
てトレイインサート２２に載置される被試験半導体装置
Ｍを下向きに押圧して被試験半導体装置Ｍを半導体ソケ
ット１５に嵌合接続する場合、テストトレイ２１を降下
させるのと同時に板状接地リング７０をも下向きに押圧
降下させ、これを両接地プレート１２１および１２２の
周縁部上面に電気機械的に強く圧接触させる。
【００１６】以上の通り、同時測定個数を３２個から６
４個に増大する場合、接地プレート１２を２枚準備して
各別の２組の被測定部４１および４２を構成し、２組の
被試験部の両接地プレート１２１および１２２の周縁部
上面に板状接地リング７０を電気機械的に強く圧接触さ
せることにより、被試験半導体装置Ｍについて印加電圧
に差異を生ぜしめることなしに、６４個の同時測定個数
に充分に対応することができる。
４個に増大する場合、接地プレート１２を２枚準備して
各別の２組の被測定部４１および４２を構成し、２組の
被試験部の両接地プレート１２１および１２２の周縁部
上面に板状接地リング７０を電気機械的に強く圧接触さ
せることにより、被試験半導体装置Ｍについて印加電圧
に差異を生ぜしめることなしに、６４個の同時測定個数
に充分に対応することができる。
【００１７】図１による図示説明は同時測定個数を３２
個から６４個に増大する場合についてのものであった
が、この議論は、一般に、同時測定に際して高精度接地
ＨＧＮＤとの間の距離により被試験半導体装置に印加さ
れる電圧に差異を生ぜしめない同時測定個数を基準とし
て、この基準同時測定個数の２倍の数の被試験半導体装
置を同時測定する場合について当てはまり、同様に基準
同時測定個数のｎ倍（ｎ：１以上の正の整数）の数の被
試験半導体装置を同時測定する場合についても当てはま
る。
個から６４個に増大する場合についてのものであった
が、この議論は、一般に、同時測定に際して高精度接地
ＨＧＮＤとの間の距離により被試験半導体装置に印加さ
れる電圧に差異を生ぜしめない同時測定個数を基準とし
て、この基準同時測定個数の２倍の数の被試験半導体装
置を同時測定する場合について当てはまり、同様に基準
同時測定個数のｎ倍（ｎ：１以上の正の整数）の数の被
試験半導体装置を同時測定する場合についても当てはま
る。
【００１８】
【発明の効果】以上の通りであって、この発明によれ
ば、被試験半導体装置Ｍを同時測定するに際して高精度
接地ＨＧＮＤとの間の距離により被試験半導体装置に印
加される電圧に差異を生ぜしめない同時測定個数を基準
として、この基準同時測定個数に対応する半導体ソケッ
ト１５およびソケットボード１４、接地プレート１２を
含む被測定部の組をｎ組具備し、ｎ組の被測定部の内の
１組の被測定部の接地プレートに高精度接地ＨＧＮＤを
設定し、ｎ組の被測定部の接地プレートのすべてを橋絡
して半導体試験を実施することにより、被試験半導体装
置Ｍについて印加電圧に差異を生ぜしめることなしに、
多数個の被試験半導体装置を容易高精度に同時測定する
ことができる。
ば、被試験半導体装置Ｍを同時測定するに際して高精度
接地ＨＧＮＤとの間の距離により被試験半導体装置に印
加される電圧に差異を生ぜしめない同時測定個数を基準
として、この基準同時測定個数に対応する半導体ソケッ
ト１５およびソケットボード１４、接地プレート１２を
含む被測定部の組をｎ組具備し、ｎ組の被測定部の内の
１組の被測定部の接地プレートに高精度接地ＨＧＮＤを
設定し、ｎ組の被測定部の接地プレートのすべてを橋絡
して半導体試験を実施することにより、被試験半導体装
置Ｍについて印加電圧に差異を生ぜしめることなしに、
多数個の被試験半導体装置を容易高精度に同時測定する
ことができる。
【図１】実施例を説明する図。
【図２】半導体試験装置を説明する図。
【図３】被試験半導体装置を半導体試験装置本体に電気
的機械的に接続する仕方を説明する図。
的機械的に接続する仕方を説明する図。
【図４】被試験半導体装置と半導体試験装置本体の接続
を概念的に説明する図。
を概念的に説明する図。
１０ タイミング発生器 １１ スペーシングフレーム １２ 接地プレート １３ ボードスペーサ １４ ソケットボード １５ 半導体ソケット １６ マザーボード １７ コネクタ ２０ パターン発生器 ２１ テストトレイ ２２ トレイインサート ３０ 波形整形器 ３３ 高精度接地ケーブル ４０ 論理比較器 ４１ 第１の被測定部 ４２ 第２の被測定部 ５０ 不良解析メモリ部 ６０ テストヘッド ７０ 板状接地リング １２１ 第１の接地プレート １２２ 第２の接地プレート Ｍ 被試験半導体装置
Claims (5)
- 【請求項１】 被試験半導体装置を同時測定するに際し
て高精度接地との間の距離により被試験半導体装置に印
加される電圧に差異を生ぜしめない同時測定個数を基準
とし、この基準同時測定個数に対応する半導体ソケット
およびソケットボード、接地プレートを含む被測定部の
組をｎ組（ｎ：１以上の正の整数）具備し、 ｎ組の被測定部の内の１組の被測定部の接地プレートに
高精度接地を設定し、 ｎ組の被測定部の接地プレートのすべてを橋絡して半導
体試験を実施することを特徴とする半導体試験方法。 - 【請求項２】 請求項１に記載される半導体試験方法に
おいて、 ｎ組の被測定部の接地プレートのすべての橋絡はテスト
ハンドラ側に属するテストトレイをテストヘッド側に属
する半導体ソケット上方に搬送して降下させるのと同時
に実施することを特徴とする半導体試験方法。 - 【請求項３】 被試験半導体装置を同時測定するに際し
て高精度接地との間の距離により被試験半導体装置に印
加される電圧に差異を生ぜしめない同時測定個数を基準
とし、この基準同時測定個数に対応する半導体ソケット
およびソケットボード、接地プレートを含む被測定部の
組をｎ組（ｎ：１以上の正の整数）具備し、 テストハンドラ側に被測定部の接地プレートのすべてを
橋絡する板状接地リングを具備することを特徴とする半
導体試験装置。 - 【請求項４】 請求項３に記載される半導体試験装置に
おいて、 板状接地リングはこれを構成する原材料の金属板として
厚さの比較的に大きい金属板を使用すると共にその幅を
比較的に大きく設計したものであることを特徴とする半
導体試験装置。 - 【請求項５】 請求項３および請求項４の内の何れかに
記載される半導体試験装置において、 板状接地リングはその開孔を同時測定されるｎ組の被試
験部の接地プレートを合わせた外形寸法より小さく、同
時測定されるｎ組の被試験部の接地プレート上の半導体
ソケットがマトリックス状に取り付け固定される領域を
合わせた外形寸法より大きく構成したことを特徴とする
半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10277576A JP2000105268A (ja) | 1998-09-30 | 1998-09-30 | 半導体試験方法およびこの方法を実施する装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10277576A JP2000105268A (ja) | 1998-09-30 | 1998-09-30 | 半導体試験方法およびこの方法を実施する装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000105268A true JP2000105268A (ja) | 2000-04-11 |
Family
ID=17585412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10277576A Withdrawn JP2000105268A (ja) | 1998-09-30 | 1998-09-30 | 半導体試験方法およびこの方法を実施する装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000105268A (ja) |
-
1998
- 1998-09-30 JP JP10277576A patent/JP2000105268A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5517110A (en) | Contactless test method and system for testing printed circuit boards | |
| DE60200992T2 (de) | "Timing"-Kalibrierung und -Verifikation von Testern für elektronische Schaltungen | |
| US6734681B2 (en) | Apparatus and methods for testing circuit boards | |
| US7281181B2 (en) | Systems, methods and computer programs for calibrating an automated circuit test system | |
| KR20100011117A (ko) | 패턴이 형성된 프로브 카드 테스트용 플레이트 | |
| JP2000105268A (ja) | 半導体試験方法およびこの方法を実施する装置 | |
| US4563636A (en) | Connection verification between circuit board and circuit tester | |
| EP1415166B1 (en) | Apparatus and method for testing bare circuit boards | |
| US6191600B1 (en) | Scan test apparatus for continuity testing of bare printed circuit boards | |
| JP2737774B2 (ja) | ウェハテスタ | |
| JP2000105269A (ja) | 半導体試験装置 | |
| JP2657315B2 (ja) | プローブカード | |
| JPH1138079A (ja) | ボールグリッドアレイ型集積回路の試験方法 | |
| US8203356B2 (en) | Device, system and method for testing and analyzing integrated circuits | |
| JPH05190637A (ja) | 半導体集積回路の試験方法 | |
| JP3076293B2 (ja) | 半導体装置特性試験装置およびその試験方法 | |
| JPS6137776B2 (ja) | ||
| JP2821302B2 (ja) | 半導体ｉｃのテスト方法 | |
| JP4062424B2 (ja) | メモリテストシステム及びメモリテスト方法 | |
| JP2002353321A (ja) | 評価素子群及びこれを用いた評価方法 | |
| KR100921222B1 (ko) | 반도체 테스트 헤드 장치 | |
| JPH01141377A (ja) | 厚膜混成集積回路の検査装置 | |
| JPS63108280A (ja) | 電子回路パツケ−ジの不良診断方式 | |
| JPH0582605A (ja) | 半導体集積回路素子およびウエハテスト検査方法 | |
| JPS6345567A (ja) | 隣接パタ−ンの導通・非導通の測定機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |