JP2000105269A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JP2000105269A JP2000105269A JP10277577A JP27757798A JP2000105269A JP 2000105269 A JP2000105269 A JP 2000105269A JP 10277577 A JP10277577 A JP 10277577A JP 27757798 A JP27757798 A JP 27757798A JP 2000105269 A JP2000105269 A JP 2000105269A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- ground
- semiconductor device
- socket
- grounding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 被試験半導体装置の接地プレート上の設置位
置に係わらず被試験半導体装置に印加される電圧に差異
の生じない半導体試験装置を提供する。 【解決手段】 被試験半導体装置Ｍを同時測定するに際
して高精度接地ＨＧＮＤとの間の距離により被試験半導
体装置に印加される電圧に差異を生ぜしめない同時測定
個数を基準として、この基準同時測定個数に対応する半
導体ソケット１５およびソケットボード１４、接地プレ
ート１２を含む半導体測定セットの組をｎ組（ｎ：１以
上の正の整数）具備し、各半導体測定セットの接地プレ
ート１２に各別の駆動電源３を割り当てて各別に１箇所
だけ高精度接地ＨＧＮＤを設定した半導体試験装置。
置に係わらず被試験半導体装置に印加される電圧に差異
の生じない半導体試験装置を提供する。 【解決手段】 被試験半導体装置Ｍを同時測定するに際
して高精度接地ＨＧＮＤとの間の距離により被試験半導
体装置に印加される電圧に差異を生ぜしめない同時測定
個数を基準として、この基準同時測定個数に対応する半
導体ソケット１５およびソケットボード１４、接地プレ
ート１２を含む半導体測定セットの組をｎ組（ｎ：１以
上の正の整数）具備し、各半導体測定セットの接地プレ
ート１２に各別の駆動電源３を割り当てて各別に１箇所
だけ高精度接地ＨＧＮＤを設定した半導体試験装置。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体試験装置
に関し、特に、試験測定時における高精度接地の取り方
を規定する半導体試験装置に関する。
に関し、特に、試験測定時における高精度接地の取り方
を規定する半導体試験装置に関する。
【０００２】
【従来の技術】半導体試験装置の従来例の概要を図２を
参照して極く簡単に説明する。図２において、１０はタ
イミング発生器である。パターン発生器２０はこのタイ
ミング発生器１０の発生する基準クロックパルスｃｋを
基準にして動作し、アドレス信号、データ信号、制御信
号を発生する。これらの信号データは波形整形器３０に
供給され、ここにおいて波形整形されてから被試験半導
体装置Ｍに供給される。ここで、被試験半導体装置Ｍの
内のアドレス信号により指定されたセルに試験パターン
データが供給される。そして、この被試験半導体装置Ｍ
の読み出しデータの論理値を読み出し、この読み出され
た論理値とパターン発生器２０から発生供給される期待
値データとを論理比較器４０に供給して比較し、被試験
半導体装置Ｍのセルの良不良を逐一判定する。判定結果
は不良解析メモリ部５０に供給記憶され、後の不良解析
に供される。
参照して極く簡単に説明する。図２において、１０はタ
イミング発生器である。パターン発生器２０はこのタイ
ミング発生器１０の発生する基準クロックパルスｃｋを
基準にして動作し、アドレス信号、データ信号、制御信
号を発生する。これらの信号データは波形整形器３０に
供給され、ここにおいて波形整形されてから被試験半導
体装置Ｍに供給される。ここで、被試験半導体装置Ｍの
内のアドレス信号により指定されたセルに試験パターン
データが供給される。そして、この被試験半導体装置Ｍ
の読み出しデータの論理値を読み出し、この読み出され
た論理値とパターン発生器２０から発生供給される期待
値データとを論理比較器４０に供給して比較し、被試験
半導体装置Ｍのセルの良不良を逐一判定する。判定結果
は不良解析メモリ部５０に供給記憶され、後の不良解析
に供される。
【０００３】ここで、被試験半導体装置Ｍを半導体試験
装置本体に電気的機械的に接続する仕方を図３を参照し
て説明する。図３（ａ）はテストヘッド側を説明する図
であり、図３（ｂ）はテストハンドラ側を説明する図で
あ。図３（ａ）において、１１はスペーシングフレー
ム、１２は接地プレート、１３はボードスペーサ、１４
はソケットボード、１５は半導体ソケット、１６はマザ
ーボード、１７はコネクタを示す。半導体ソケット１５
はソケットボード１４に機械的に取り付けられる一方、
半導体ソケット１５の各端子はソケットボード１４に形
成される電気配線に接続している。ソケットボード１４
はボードスペーサ１３に機械的に取り付けられ、次い
で、ボードスペーサ１３は接地プレート１２を介在させ
てスペーシングフレーム１１に機械的に取り付けられて
いる。そして、ソケットボード１４とマザーボード１６
の間には、ボードスペーサ１３およびスペーシングフレ
ーム１１内において図示されないコネクトボードが機械
的に接続している。コネクトボードにも電気配線が形成
され、これによりソケットボード１４に形成される電気
配線はマザーボード１６の電気配線に接続している。こ
の場合、接地プレート１２は半導体ソケット１５に対応
する領域が開孔とされており、コネクトボードはこれら
の開孔を介して被試験半導体装置Ｍの駆動電源端子の内
の一方である駆動側端子に接続する余地を与えられてい
る。マザーボード１６の電気配線はコネクタ１７を介し
て半導体試験装置のテストヘッドに接続し、半導体試験
装置本体に電気的に接続するに到る。
装置本体に電気的機械的に接続する仕方を図３を参照し
て説明する。図３（ａ）はテストヘッド側を説明する図
であり、図３（ｂ）はテストハンドラ側を説明する図で
あ。図３（ａ）において、１１はスペーシングフレー
ム、１２は接地プレート、１３はボードスペーサ、１４
はソケットボード、１５は半導体ソケット、１６はマザ
ーボード、１７はコネクタを示す。半導体ソケット１５
はソケットボード１４に機械的に取り付けられる一方、
半導体ソケット１５の各端子はソケットボード１４に形
成される電気配線に接続している。ソケットボード１４
はボードスペーサ１３に機械的に取り付けられ、次い
で、ボードスペーサ１３は接地プレート１２を介在させ
てスペーシングフレーム１１に機械的に取り付けられて
いる。そして、ソケットボード１４とマザーボード１６
の間には、ボードスペーサ１３およびスペーシングフレ
ーム１１内において図示されないコネクトボードが機械
的に接続している。コネクトボードにも電気配線が形成
され、これによりソケットボード１４に形成される電気
配線はマザーボード１６の電気配線に接続している。こ
の場合、接地プレート１２は半導体ソケット１５に対応
する領域が開孔とされており、コネクトボードはこれら
の開孔を介して被試験半導体装置Ｍの駆動電源端子の内
の一方である駆動側端子に接続する余地を与えられてい
る。マザーボード１６の電気配線はコネクタ１７を介し
て半導体試験装置のテストヘッドに接続し、半導体試験
装置本体に電気的に接続するに到る。
【０００４】図３（ｂ）において、２１はテストトレ
イ、２２はこのテストトレイ２１に形成されるトレイイ
ンサートである。トレイインサート２２は半導体ソケッ
ト１５に対応してマトリックス状に形成される。テスト
トレイ２１の各トレイインサート２２に被試験半導体装
置Ｍを載置した状態で、テストハンドラ側に属するテス
トトレイ２１をテストヘッド側に属する半導体ソケット
上方に搬送し、トレイインサート２２を半導体ソケット
１５の真上に位置決めし、テストトレイ２１を降下せし
め、トレイインサート２２に載置される被試験半導体装
置Ｍを下向きに押圧して被試験半導体装置Ｍを半導体ソ
ケット１５に嵌合接続する。被試験半導体装置Ｍを半導
体ソケット１５に接続したところで、被試験半導体装置
Ｍは、半導体ソケット１５、ソケットボード１４、コネ
クトボード、マザーボード１６、コネクタ１７、テスト
ヘッドを介して最終的に半導体試験装置本体に電気的に
接続するに到る。
イ、２２はこのテストトレイ２１に形成されるトレイイ
ンサートである。トレイインサート２２は半導体ソケッ
ト１５に対応してマトリックス状に形成される。テスト
トレイ２１の各トレイインサート２２に被試験半導体装
置Ｍを載置した状態で、テストハンドラ側に属するテス
トトレイ２１をテストヘッド側に属する半導体ソケット
上方に搬送し、トレイインサート２２を半導体ソケット
１５の真上に位置決めし、テストトレイ２１を降下せし
め、トレイインサート２２に載置される被試験半導体装
置Ｍを下向きに押圧して被試験半導体装置Ｍを半導体ソ
ケット１５に嵌合接続する。被試験半導体装置Ｍを半導
体ソケット１５に接続したところで、被試験半導体装置
Ｍは、半導体ソケット１５、ソケットボード１４、コネ
クトボード、マザーボード１６、コネクタ１７、テスト
ヘッドを介して最終的に半導体試験装置本体に電気的に
接続するに到る。
【０００５】ところで、図４を参照して説明するに、こ
の図は被試験半導体装置Ｍと半導体試験装置本体との間
の接続を概念的に説明する図である。被試験半導体装置
Ｍは以上の通りに半導体試験装置本体に接続され、半導
体試験装置本体内に具備される駆動電源３により駆動さ
れるのであるが、駆動電源３の一方の端子を駆動側端子
３１とし、他方の端子である接地側端子３２を高精度接
地ケーブル３３を介して接地プレート１２の１箇所に接
続している。駆動電源３の接地側端子３２から導出され
る高精度接地ケーブル３３と接地プレート１２の１箇所
との間の接続点を高精度接地ＨＧＮＤと称している。複
数個の被試験半導体装置Ｍを同時測定する場合、駆動電
源３は接地プレート１２に設定された高精度接地ＨＧＮ
Ｄを基準電位として各被試験半導体装置Ｍに対して供給
する電圧を設定する。
の図は被試験半導体装置Ｍと半導体試験装置本体との間
の接続を概念的に説明する図である。被試験半導体装置
Ｍは以上の通りに半導体試験装置本体に接続され、半導
体試験装置本体内に具備される駆動電源３により駆動さ
れるのであるが、駆動電源３の一方の端子を駆動側端子
３１とし、他方の端子である接地側端子３２を高精度接
地ケーブル３３を介して接地プレート１２の１箇所に接
続している。駆動電源３の接地側端子３２から導出され
る高精度接地ケーブル３３と接地プレート１２の１箇所
との間の接続点を高精度接地ＨＧＮＤと称している。複
数個の被試験半導体装置Ｍを同時測定する場合、駆動電
源３は接地プレート１２に設定された高精度接地ＨＧＮ
Ｄを基準電位として各被試験半導体装置Ｍに対して供給
する電圧を設定する。
【０００６】
【発明が解決しようとする課題】半導体装置Ｍを同時に
多数個測定しようとする場合、接地プレート１２の大き
さは当然に同時測定個数に比例して大きくなる。同時測
定個数に比例すして増大するとはいえ、同時測定個数を
３２個であったものから増大しようとする場合、増大の
仕方は半導体試験装置の構成上から、その同時測定個数
は一挙に３２個から６４個に増加することになる。同時
測定個数を３２個を６４個とするということは、接地プ
レート１２の大きさを２倍に拡大しなければならないこ
とを意味する。
多数個測定しようとする場合、接地プレート１２の大き
さは当然に同時測定個数に比例して大きくなる。同時測
定個数に比例すして増大するとはいえ、同時測定個数を
３２個であったものから増大しようとする場合、増大の
仕方は半導体試験装置の構成上から、その同時測定個数
は一挙に３２個から６４個に増加することになる。同時
測定個数を３２個を６４個とするということは、接地プ
レート１２の大きさを２倍に拡大しなければならないこ
とを意味する。
【０００７】ここで、同時測定個数が３２個である場合
は格別問題視されている訳ではなかったが、これが図４
に図示説明される６４個とした場合、接地プレート１２
の高精度接地ＨＧＮＤ近傍に設置される被試験半導体装
置Ｍと高精度接地ＨＧＮＤから遠く離隔して設置された
被試験半導体装置Ｍとの間において印加される電圧に差
異が生じ、これが測定結果の精度に影響するに到る。
は格別問題視されている訳ではなかったが、これが図４
に図示説明される６４個とした場合、接地プレート１２
の高精度接地ＨＧＮＤ近傍に設置される被試験半導体装
置Ｍと高精度接地ＨＧＮＤから遠く離隔して設置された
被試験半導体装置Ｍとの間において印加される電圧に差
異が生じ、これが測定結果の精度に影響するに到る。
【０００８】そして、接地プレート１２は、ボードスペ
ーサ１３、ソケットボード１４、および半導体ソケット
１５と一体化して構成されており、同時測定個数が６４
個ともなると、全重量もかなり大きくなり、機械的強度
および重量その他多くの点で困難を伴うこととなる。こ
の発明は、被試験半導体装置Ｍの接地プレート上の設置
位置に係わらず被試験半導体装置Ｍに印加される電圧に
差異の生じない上述の問題を解消した半導体試験装置を
提供するものである。
ーサ１３、ソケットボード１４、および半導体ソケット
１５と一体化して構成されており、同時測定個数が６４
個ともなると、全重量もかなり大きくなり、機械的強度
および重量その他多くの点で困難を伴うこととなる。こ
の発明は、被試験半導体装置Ｍの接地プレート上の設置
位置に係わらず被試験半導体装置Ｍに印加される電圧に
差異の生じない上述の問題を解消した半導体試験装置を
提供するものである。
【０００９】
【課題を解決するための手段】請求項１：被試験半導体
装置Ｍを同時測定するに際して高精度接地ＨＧＮＤとの
間の距離により被試験半導体装置に印加される電圧に差
異を生ぜしめない同時測定個数を基準として、この基準
同時測定個数に対応する半導体ソケット１５およびソケ
ットボード１４、接地プレート１２を含む半導体測定セ
ットの組をｎ組（ｎ：１以上の正の整数）具備し、各半
導体測定セットの接地プレート１２に各別の駆動電源３
を割り当てて各別に１箇所だけ高精度接地ＨＧＮＤを設
定した半導体試験装置を構成した。
装置Ｍを同時測定するに際して高精度接地ＨＧＮＤとの
間の距離により被試験半導体装置に印加される電圧に差
異を生ぜしめない同時測定個数を基準として、この基準
同時測定個数に対応する半導体ソケット１５およびソケ
ットボード１４、接地プレート１２を含む半導体測定セ
ットの組をｎ組（ｎ：１以上の正の整数）具備し、各半
導体測定セットの接地プレート１２に各別の駆動電源３
を割り当てて各別に１箇所だけ高精度接地ＨＧＮＤを設
定した半導体試験装置を構成した。
【００１０】そして、請求項２：請求項１に記載される
半導体試験装置において、基準同時測定個数を３２と
し、半導体測定セットの組を２組とした半導体試験装置
を構成した。 また、請求項３：請求項１および請求項２の内の何れか
に記載される半導体試験装置において、各半導体測定セ
ットの駆動電源３の接地側端子３２を高精度接地ケーブ
ル３３を介して接地プレート１２の１箇所に接続し、こ
の接続点を高精度接地ＨＧＮＤとする半導体試験装置を
構成した。
半導体試験装置において、基準同時測定個数を３２と
し、半導体測定セットの組を２組とした半導体試験装置
を構成した。 また、請求項３：請求項１および請求項２の内の何れか
に記載される半導体試験装置において、各半導体測定セ
ットの駆動電源３の接地側端子３２を高精度接地ケーブ
ル３３を介して接地プレート１２の１箇所に接続し、こ
の接続点を高精度接地ＨＧＮＤとする半導体試験装置を
構成した。
【００１１】
【発明の実施の形態】この発明の実施の形態を図１を参
照して説明する。接地プレート１２の高精度接地ＨＧＮ
Ｄ近傍に設置される被試験半導体装置Ｍと高精度接地Ｈ
ＧＮＤから遠く離隔して設置された被試験半導体装置Ｍ
との間において印加される電圧に差異が生じる程の同時
測定個数は６４個であり、同時測定個数が３２個である
場合は高精度接地ＨＧＮＤとの間の距離により印加され
る電圧に差異は生じないものと仮定し、同時測定個数は
６４個であるものとして以下の説明をする。
照して説明する。接地プレート１２の高精度接地ＨＧＮ
Ｄ近傍に設置される被試験半導体装置Ｍと高精度接地Ｈ
ＧＮＤから遠く離隔して設置された被試験半導体装置Ｍ
との間において印加される電圧に差異が生じる程の同時
測定個数は６４個であり、同時測定個数が３２個である
場合は高精度接地ＨＧＮＤとの間の距離により印加され
る電圧に差異は生じないものと仮定し、同時測定個数は
６４個であるものとして以下の説明をする。
【００１２】同時測定個数を３２個から６４個に増大す
る場合、接地プレート１２として、第１の接地プレート
１２１と第２の接地プレート１２２の２枚を使用する。
接地プレート１２の枚数を単純に１枚から２枚に増大す
る。即ち、接地プレート１２を２枚準備し、これと一体
化されているボードスペーサ１３、ソケットボード１
４、および半導体ソケット１５より成る第１の半導体測
定セット４１および第２の半導体測定セット４２の２組
を構成する。これら２組の半導体測定セットである半導
体測定セット４１および第２の半導体測定セット４２に
各別にそれぞれ第１の駆動電源３４および第２の駆動電
源３５を割り当て接続する。そして、高精度接地ＨＧＮ
Ｄは第１の半導体測定セット４１の接地プレート１２１
に第１の高精度接地ＨＧＮＤ１を１箇所設定すると共
に、第２の半導体測定セット４２の接地プレート１２２
に第２の高精度接地ＨＧＮＤ２を１箇所設定する。
る場合、接地プレート１２として、第１の接地プレート
１２１と第２の接地プレート１２２の２枚を使用する。
接地プレート１２の枚数を単純に１枚から２枚に増大す
る。即ち、接地プレート１２を２枚準備し、これと一体
化されているボードスペーサ１３、ソケットボード１
４、および半導体ソケット１５より成る第１の半導体測
定セット４１および第２の半導体測定セット４２の２組
を構成する。これら２組の半導体測定セットである半導
体測定セット４１および第２の半導体測定セット４２に
各別にそれぞれ第１の駆動電源３４および第２の駆動電
源３５を割り当て接続する。そして、高精度接地ＨＧＮ
Ｄは第１の半導体測定セット４１の接地プレート１２１
に第１の高精度接地ＨＧＮＤ１を１箇所設定すると共
に、第２の半導体測定セット４２の接地プレート１２２
に第２の高精度接地ＨＧＮＤ２を１箇所設定する。
【００１３】ここで、半導体測定セットを２組とし、両
半導体測定セットに各別に各別の駆動電源を割り当てて
接続する図１の実施例の場合、図４に示される従来から
使用されている駆動電源３を２分割して使用することが
できる。以下、この駆動電源３を分割して使用すること
について説明する。駆動電源３は電源ボードにより構成
されている。ここで、電源ボードは１枚の回路基板に１
個の電源回路を形成したものより成る。図４に示される
駆動電源３は、電源ボード１、電源ボード２、電源ボー
ド３、電源ボード４の４枚の電源ボードにより構成され
ている例である。電源ボード１と電源ボード２の接地側
端子３２を共通に接続一括して第１の駆動電源３４を構
成して、電源ボード３と電源ボード４の接地側端子３２
を共通接続一括して第２の駆動電源３５を構成してい
る。第１の駆動電源３４の接地側端子３２を高精度接地
ケーブル３３１を介して第１の接地プレート１２１の１
箇所に接続し、ここを第１の高精度接地ＨＧＮＤ１と
し、第２の駆動電源３５の接地側端子３２を高精度接地
ケーブル３３２を介して第２の接地プレート１２２の１
箇所に接続し、ここを第２の高精度接地ＨＧＮＤ２とし
ている。
半導体測定セットに各別に各別の駆動電源を割り当てて
接続する図１の実施例の場合、図４に示される従来から
使用されている駆動電源３を２分割して使用することが
できる。以下、この駆動電源３を分割して使用すること
について説明する。駆動電源３は電源ボードにより構成
されている。ここで、電源ボードは１枚の回路基板に１
個の電源回路を形成したものより成る。図４に示される
駆動電源３は、電源ボード１、電源ボード２、電源ボー
ド３、電源ボード４の４枚の電源ボードにより構成され
ている例である。電源ボード１と電源ボード２の接地側
端子３２を共通に接続一括して第１の駆動電源３４を構
成して、電源ボード３と電源ボード４の接地側端子３２
を共通接続一括して第２の駆動電源３５を構成してい
る。第１の駆動電源３４の接地側端子３２を高精度接地
ケーブル３３１を介して第１の接地プレート１２１の１
箇所に接続し、ここを第１の高精度接地ＨＧＮＤ１と
し、第２の駆動電源３５の接地側端子３２を高精度接地
ケーブル３３２を介して第２の接地プレート１２２の１
箇所に接続し、ここを第２の高精度接地ＨＧＮＤ２とし
ている。
【００１４】以上の通り、同時測定個数を３２個から６
４個に増大する場合、接地プレート１２を２枚準備して
各別の半導体測定セットを構成し、接地プレート１２に
各別の駆動電源３を割り当てて各別に１箇所だけ高精度
接地ＨＧＮＤを設定することにより、被試験半導体装置
Ｍについて印加電圧に差異を生ぜしめることなしに、６
４個の同時測定個数に充分に対応することができる。
４個に増大する場合、接地プレート１２を２枚準備して
各別の半導体測定セットを構成し、接地プレート１２に
各別の駆動電源３を割り当てて各別に１箇所だけ高精度
接地ＨＧＮＤを設定することにより、被試験半導体装置
Ｍについて印加電圧に差異を生ぜしめることなしに、６
４個の同時測定個数に充分に対応することができる。
【００１５】図１による図示説明は同時測定個数を３２
個から６４個に増大する場合についてのものであった
が、この議論は、一般に、同時測定に際して高精度接地
ＨＧＮＤとの間の距離により被試験半導体装置に印加さ
れる電圧に差異を生ぜしめない同時測定個数を基準とし
て、この基準同時測定個数の２倍の数の被試験半導体装
置を同時測定する場合について当てはまり、同様に基準
同時測定個数のｎ倍（ｎ：１以上の正の整数）の数の被
試験半導体装置を同時測定する場合についても当てはま
る。
個から６４個に増大する場合についてのものであった
が、この議論は、一般に、同時測定に際して高精度接地
ＨＧＮＤとの間の距離により被試験半導体装置に印加さ
れる電圧に差異を生ぜしめない同時測定個数を基準とし
て、この基準同時測定個数の２倍の数の被試験半導体装
置を同時測定する場合について当てはまり、同様に基準
同時測定個数のｎ倍（ｎ：１以上の正の整数）の数の被
試験半導体装置を同時測定する場合についても当てはま
る。
【００１６】
【発明の効果】以上の通りであって、被試験半導体装置
Ｍを同時測定するに際して高精度接地ＨＧＮＤとの間の
距離により被試験半導体装置に印加される電圧に差異を
生ぜしめない同時測定個数を基準として、この基準同時
測定個数に対応する半導体ソケット１５およびソケット
ボード１４、接地プレート１２を含む半導体測定セット
の組をｎ組具備し、各半導体測定セットの接地プレート
１２に各別の駆動電源３を割り当てて各別に１箇所だけ
高精度接地ＨＧＮＤを設定することにより、例えば、同
時測定個数を３２個から６４個に増大する場合、接地プ
レート１２を２枚準備して各別の半導体測定セットを構
成し、接地プレート１２に各別の駆動電源３を割り当て
て各別に１箇所だけ高精度接地ＨＧＮＤを設定すること
により、被試験半導体装置Ｍについて印加電圧に差異を
生ぜしめることなしに、６４個の同時測定個数に充分に
対応することができる。
Ｍを同時測定するに際して高精度接地ＨＧＮＤとの間の
距離により被試験半導体装置に印加される電圧に差異を
生ぜしめない同時測定個数を基準として、この基準同時
測定個数に対応する半導体ソケット１５およびソケット
ボード１４、接地プレート１２を含む半導体測定セット
の組をｎ組具備し、各半導体測定セットの接地プレート
１２に各別の駆動電源３を割り当てて各別に１箇所だけ
高精度接地ＨＧＮＤを設定することにより、例えば、同
時測定個数を３２個から６４個に増大する場合、接地プ
レート１２を２枚準備して各別の半導体測定セットを構
成し、接地プレート１２に各別の駆動電源３を割り当て
て各別に１箇所だけ高精度接地ＨＧＮＤを設定すること
により、被試験半導体装置Ｍについて印加電圧に差異を
生ぜしめることなしに、６４個の同時測定個数に充分に
対応することができる。
【図１】実施例を説明する図。
【図２】半導体試験装置を説明する図。
【図３】被試験半導体装置を半導体試験装置本体に電気
的機械的に接続する仕方を説明する図。
的機械的に接続する仕方を説明する図。
【図４】被試験半導体装置と半導体試験装置本体の接続
を概念的に説明する図。
を概念的に説明する図。
３ 駆動電源 １０ タイミング発生器 １１ スペーシングフレーム １２ 接地プレート １３ ボードスペーサ １４ ソケットボード １５ 半導体ソケット １６ マザーボード １７ コネクタ ２０ パターン発生器 ２１ テストトレイ ２２ トレイインサート ３０ 波形整形器 ３１ 駆動側端子 ３２ 接地側端子 ３３ 高精度接地ケーブル ３４ 第１の駆動電源 ３５ 第２の駆動電源 ４０ 論理比較器 ４１ 第１の半導体測定セット ４２ 第２の半導体測定セット ５０ 不良解析メモリ部 １２１ 第１の接地プレート １２２ 第２の接地プレート ３３１ 高精度接地ケーブル ３３２ 高精度接地ケーブル Ｍ 被試験半導体装置 ＨＧＮＤ１ 第１の高精度接地 ＨＧＮＤ２ 第２の高精度接地
Claims (3)
- 【請求項１】 被試験半導体装置を同時測定するに際し
て高精度接地との間の距離により被試験半導体装置に印
加される電圧に差異を生ぜしめない同時測定個数を基準
として、この基準同時測定個数に対応する半導体ソケッ
トおよびソケットボード、接地プレートを含む半導体測
定セットの組をｎ組（ｎ：１以上の正の整数）具備し、 各半導体測定セットの接地プレートに各別の駆動電源を
割り当てて各別に１箇所だけ高精度接地を設定したこと
を特徴とする半導体試験装置。 - 【請求項２】 請求項１に記載される半導体試験装置に
おいて、 基準同時測定個数を３２個とし、半導体測定セットの組
を２組としたことを特徴とする半導体試験装置。 - 【請求項３】 請求項１および請求項２の内の何れかに
記載される半導体試験装置において、 各半導体測定セットの駆動電源の接地側端子を高精度接
地ケーブルを介して接地プレートの１箇所に接続し、こ
の接続点を高精度接地とすることを特徴とする半導体試
験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10277577A JP2000105269A (ja) | 1998-09-30 | 1998-09-30 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10277577A JP2000105269A (ja) | 1998-09-30 | 1998-09-30 | 半導体試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000105269A true JP2000105269A (ja) | 2000-04-11 |
Family
ID=17585422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10277577A Pending JP2000105269A (ja) | 1998-09-30 | 1998-09-30 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000105269A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006258490A (ja) * | 2005-03-15 | 2006-09-28 | Agilent Technol Inc | テストシステム及びその接続箱 |
-
1998
- 1998-09-30 JP JP10277577A patent/JP2000105269A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006258490A (ja) * | 2005-03-15 | 2006-09-28 | Agilent Technol Inc | テストシステム及びその接続箱 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7619428B2 (en) | Wafer level burn-in and electrical test system and method | |
| TW591238B (en) | Timing calibration and timing calibration verification of electronic circuit testers | |
| US5519331A (en) | Removable biasing board for automated testing of integrated circuits | |
| US5003156A (en) | Dual configuration connector port for burn-in systems | |
| TWI472780B (zh) | 半導體裝置測試系統 | |
| WO1983004315A1 (en) | Integrated circuit test apparatus | |
| JP2641816B2 (ja) | 半導体集積回路の測定方法 | |
| US20090206858A1 (en) | Diagnosis board electrically connected with a test apparatus for testing a device under test | |
| US6876214B2 (en) | Method and apparatus for configurable hardware augmented program generation | |
| US7106081B2 (en) | Parallel calibration system for a test device | |
| US7768283B1 (en) | Universal socketless test fixture | |
| JP2006126197A (ja) | 汎用テスト治具 | |
| JP2000105269A (ja) | 半導体試験装置 | |
| KR20020036835A (ko) | 웨이퍼 레벨 번-인과 전기적 시험 시스템 및 방법 | |
| US6442718B1 (en) | Memory module test system with reduced driver output impedance | |
| JP2737774B2 (ja) | ウェハテスタ | |
| JP2000105268A (ja) | 半導体試験方法およびこの方法を実施する装置 | |
| CN111161788A (zh) | 一种存储器的老炼测试装置 | |
| KR20010070252A (ko) | 반도체 시험장치의 기준전위 설정방법 및 장치 | |
| US8203356B2 (en) | Device, system and method for testing and analyzing integrated circuits | |
| JP2540713Y2 (ja) | Ｉｃ試験装置 | |
| JPH0720193A (ja) | Ｄｕｔボード | |
| JPS60179667A (ja) | ハイブリツドｉｃの検査方法 | |
| CN112198446A (zh) | 一种电压规范测试治具、测试系统及测试方法 | |
| JPS63108280A (ja) | 電子回路パツケ−ジの不良診断方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050905 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20051121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071128 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |