JPS597275A - 論理回路の故障解析装置 - Google Patents
論理回路の故障解析装置Info
- Publication number
- JPS597275A JPS597275A JP57115404A JP11540482A JPS597275A JP S597275 A JPS597275 A JP S597275A JP 57115404 A JP57115404 A JP 57115404A JP 11540482 A JP11540482 A JP 11540482A JP S597275 A JPS597275 A JP S597275A
- Authority
- JP
- Japan
- Prior art keywords
- block
- output
- logic
- variation
- heating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
- G01R31/3161—Marginal testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Investigating Or Analyzing Materials Using Thermal Means (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の対象
本発明は、論理回路の故障解析に係り、特に結線調理回
路部の故障位置層Ｉｊｆに関するものである。
路部の故障位置層Ｉｊｆに関するものである。
従来技術
従来の論理回路解析は、回路内容ノードの信号をあらか
じめ求めておいた期待値と論理的に比較する方式のため
、最終的に不良の原因が回路基板側にあるのか塔載素子
側にあるのか分析できない欠点があった。またパスライ
ンなど結線論理回路部の故障解析には、回路配線パター
ン上の電流経路をトレースするカレントトレーサ及び回
路配線パターン又はＩ ＣＩＪ−ド部にて区間の電圧降
下を測定し電流経路をトレースする手法があるが、配線
パターンの内層化、アキシャルタイプの素子に対し物理
的制約を受ける欠点があった。
じめ求めておいた期待値と論理的に比較する方式のため
、最終的に不良の原因が回路基板側にあるのか塔載素子
側にあるのか分析できない欠点があった。またパスライ
ンなど結線論理回路部の故障解析には、回路配線パター
ン上の電流経路をトレースするカレントトレーサ及び回
路配線パターン又はＩ ＣＩＪ−ド部にて区間の電圧降
下を測定し電流経路をトレースする手法があるが、配線
パターンの内層化、アキシャルタイプの素子に対し物理
的制約を受ける欠点があった。
発明の目的
本発明の目的は、結線論理回路を含む複雑な論理回路の
故障解析において、従来技術の欠点である物理的制約を
排除し、高精度かつ取扱いの容易な故障解析が可能な論
理回路の故障解析装置を提供することにある。
故障解析において、従来技術の欠点である物理的制約を
排除し、高精度かつ取扱いの容易な故障解析が可能な論
理回路の故障解析装置を提供することにある。
本発明は、結線論理の出力レベルを検出し所定の出力レ
ベルと比較することにより該結線論理の良否を判定でき
る故障解析装置において、該結線論理に含まれる各素子
に温度変化を与える加熱冷却器と、該結線論理の出力電
圧変化を検出する手段とを備え、該結線論理の出力レベ
ルが異常のとき前記加熱冷却器により各素子に順次温度
変化が施され、前記出力電圧変化を検出したとぎ外部［
ｌｉ告することによって不良素子を指摘することを特徴
とする。
ベルと比較することにより該結線論理の良否を判定でき
る故障解析装置において、該結線論理に含まれる各素子
に温度変化を与える加熱冷却器と、該結線論理の出力電
圧変化を検出する手段とを備え、該結線論理の出力レベ
ルが異常のとき前記加熱冷却器により各素子に順次温度
変化が施され、前記出力電圧変化を検出したとぎ外部［
ｌｉ告することによって不良素子を指摘することを特徴
とする。
発明の実施例
以下本発明の一実施例を図面を用いて説明する。第１図
は論理回路の故障解析をするためのブロック図である。
は論理回路の故障解析をするためのブロック図である。
１は回路を試験するための試験パターンを印加するブロ
ック、２は被試験論理回路内部ノードの期待パターンを
記憶するブロック、３は被試験論理回路で３ａ〜３０は
該被試験論理回路の素子で３３と３ｂの出力が結線論理
構造となっている。４はプローブ８かもの出カバターン
と期待パターン記憶ブロック２からの出カバターンとを
論理的に比較し、良否を判定する出カバターン比較ブロ
ックである。
ック、２は被試験論理回路内部ノードの期待パターンを
記憶するブロック、３は被試験論理回路で３ａ〜３０は
該被試験論理回路の素子で３３と３ｂの出力が結線論理
構造となっている。４はプローブ８かもの出カバターン
と期待パターン記憶ブロック２からの出カバターンとを
論理的に比較し、良否を判定する出カバターン比較ブロ
ックである。
論理回路内部ノードの試験は一般に試験パターン印加ブ
ロック１より被試験論理回路６０入力端子に試験パター
ンが印加され、これにより被試験論理回路の内部素子が
動作し、各素子の出力端子に動作結果が得られる。一方
期待）くターン記憶ブロック２には、グローブ８のコン
タクト位置に対応した期待パターンが記憶されており、
出カバターン比較ブロック４にてプローブ８かもの信号
と論理的に比較され、良否が判定される。
ロック１より被試験論理回路６０入力端子に試験パター
ンが印加され、これにより被試験論理回路の内部素子が
動作し、各素子の出力端子に動作結果が得られる。一方
期待）くターン記憶ブロック２には、グローブ８のコン
タクト位置に対応した期待パターンが記憶されており、
出カバターン比較ブロック４にてプローブ８かもの信号
と論理的に比較され、良否が判定される。
しかし本例に示すごとく結線論理を有する論理回路にお
い又は、素子３３又は６ｂが故障した場合、従来手法で
ある上述の試験法では、結線論理ネットの不良布しか分
析できず、いずれの素子不良であるかが判定できない欠
点があった。
い又は、素子３３又は６ｂが故障した場合、従来手法で
ある上述の試験法では、結線論理ネットの不良布しか分
析できず、いずれの素子不良であるかが判定できない欠
点があった。
本発明においては、結線論理部で故障を検出した時、本
ネットに接続されている各素子に順？′Ｆ温度変化を与
え、各素子の温度変化による出力レベル変動を検出する
ことにより、上述の問題点を解決する。
ネットに接続されている各素子に順？′Ｆ温度変化を与
え、各素子の温度変化による出力レベル変動を検出する
ことにより、上述の問題点を解決する。
第１図において５は各素子に温度変化を力える加熱冷却
器で５ａはその加熱冷却ヘッド、６はプローブ８より導
かれた内部ノードの電圧変化検出ブロックである。７は
加熱冷却器５へ温度変化を指令するとともに、゛電圧変
化検出ブロック６から電圧変化有りの信号が出た時温度
変化を与えた素子が不良であると判定するブロックであ
る。
器で５ａはその加熱冷却ヘッド、６はプローブ８より導
かれた内部ノードの電圧変化検出ブロックである。７は
加熱冷却器５へ温度変化を指令するとともに、゛電圧変
化検出ブロック６から電圧変化有りの信号が出た時温度
変化を与えた素子が不良であると判定するブロックであ
る。
出カバターン比較ブロック４が不良、１−すわち結線論
理部での出力レベル異常と判定すると、外部に警報を発
する。このとき素子不良判定ブロック７を使用可能とし
、加熱冷却器５を加熱冷却する。次に加熱冷却ヘッド５
ａを１−Ｆ６ａかも始め次々に各素子に接触させて温度
変化を与えて結線論理部の出力電圧の変化をみる。電圧
変化検出ブロック６が電圧変化を検出したとぎ、これを
受けた素子不良判定ブロック７しま外部に警報を発する
。たとえばｌ Ｌ ルベルの出力が出るべき結線論理部
の出力レベルが“Ｈ゛レベルあるとぎ、この結線論理部
の電圧レベルに変化を与えるような加熱冷却中の素子＆
ま不良素子である。
理部での出力レベル異常と判定すると、外部に警報を発
する。このとき素子不良判定ブロック７を使用可能とし
、加熱冷却器５を加熱冷却する。次に加熱冷却ヘッド５
ａを１−Ｆ６ａかも始め次々に各素子に接触させて温度
変化を与えて結線論理部の出力電圧の変化をみる。電圧
変化検出ブロック６が電圧変化を検出したとぎ、これを
受けた素子不良判定ブロック７しま外部に警報を発する
。たとえばｌ Ｌ ルベルの出力が出るべき結線論理部
の出力レベルが“Ｈ゛レベルあるとぎ、この結線論理部
の電圧レベルに変化を与えるような加熱冷却中の素子＆
ま不良素子である。
ＥＣＬ素子を例にとると、温度変化による出力信号電圧
の変イし１、出力Ｉ ＨＩレベルσ）とぎ＋ １．４
ｍｖ／ ’Ｃ、出力＋ ｌ、 ＋ Ｌ／ベベルとき＋０
．７７ｍｖ／’Ｃ程度あり一般ニ１０°Ｃ〜２０°Ｃ（
７）正または負の温度変化を与えることにより結線論理
回路上の不良素子を容易に指摘することができる。
の変イし１、出力Ｉ ＨＩレベルσ）とぎ＋ １．４
ｍｖ／ ’Ｃ、出力＋ ｌ、 ＋ Ｌ／ベベルとき＋０
．７７ｍｖ／’Ｃ程度あり一般ニ１０°Ｃ〜２０°Ｃ（
７）正または負の温度変化を与えることにより結線論理
回路上の不良素子を容易に指摘することができる。
発明の効果
本発明によれば、特に結線論理回路上の素子不良に対し
、配線パターンなどの物理的制約を受けることなく高精
度で素子単位の不良指摘カー可能となり、故障解析工数
を従来より短縮することができる。
、配線パターンなどの物理的制約を受けることなく高精
度で素子単位の不良指摘カー可能となり、故障解析工数
を従来より短縮することができる。
第１図は本発明の一実施例を示すブロック図である。
１・・・試験パターン印加ブロック
２・・・期待ハターン記憶ブロック
６・・・林試験論理回路
４・・・出カバターン比較ブロック
５・・・加熱冷却器
６・・・電圧変化検出ブロック
７・・・素子不良判定ブロック
８゛・・プローブ
才１目
Claims (1)
- 結線論理を含む論理回路の故障解析装置であって、該結
線編理の出力レベルを検出し所定の出力レベルと比較す
ることにより該結線論理の良否を判定できる故障解析装
置において、前記結線論理に含まれる各素子に温度変化
を力える加熱冷却器と、前記結線論理の出力電圧変化を
検出する手段とを備え、前記結線論理の出力レベルが異
常のとき前記加熱冷却器により各素子に順次温度変化が
施され、前記出力電圧変化を検出したとき外部に警告す
ることによって不良素子を指摘することを特徴とする論
理回路の故障解析装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115404A JPS597275A (ja) | 1982-07-05 | 1982-07-05 | 論理回路の故障解析装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115404A JPS597275A (ja) | 1982-07-05 | 1982-07-05 | 論理回路の故障解析装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS597275A true JPS597275A (ja) | 1984-01-14 |
Family
ID=14661726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57115404A Pending JPS597275A (ja) | 1982-07-05 | 1982-07-05 | 論理回路の故障解析装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS597275A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61291378A (ja) * | 1985-06-18 | 1986-12-22 | マシーネンフアブリク リーター アクチエンゲゼルシヤフト | パツケージ品質の監視評価方法 |
-
1982
- 1982-07-05 JP JP57115404A patent/JPS597275A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61291378A (ja) * | 1985-06-18 | 1986-12-22 | マシーネンフアブリク リーター アクチエンゲゼルシヤフト | パツケージ品質の監視評価方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521513A (en) | Manufacturing defect analyzer | |
| US4183459A (en) | Tester for microprocessor-based systems | |
| US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
| JPS597275A (ja) | 論理回路の故障解析装置 | |
| JPH11214465A (ja) | 半導体装置の製造プロセス診断システム、方法及び記録媒体 | |
| CN113506755A (zh) | 自动检测测试通道的校验图形结构及测试方法 | |
| JPH01156681A (ja) | 回路基板検査方法 | |
| KR100476740B1 (ko) | 인쇄회로기판상의 rlc 병렬 회로 검사 방법 | |
| JP2003007087A (ja) | メモリのテスト方法、テスト装置及びテスト用メモリモジュール | |
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| JPH10142281A (ja) | 回路基板検査方法 | |
| JP2800755B2 (ja) | Ｃｍｏｓ集積回路の故障診断装置及び診断方法 | |
| JP3020067B2 (ja) | 回路基板検査方法 | |
| JPH06160487A (ja) | Ｃｍｏｓ型集積回路のテストパターンおよび試験方法，テストパターンの作成方法 | |
| JPH05264676A (ja) | 故障検出方法及び検出装置 | |
| JP2001141789A (ja) | 半導体及びその半導体の良品／不良品識別装置 | |
| JPH0572245A (ja) | プローブ接触状態判別装置 | |
| JP3139543B2 (ja) | 多重故障を有するｃｍｏｓｌｓｉにおける故障ブロックの特定化方法 | |
| JPS63147666A (ja) | サ−マルヘツド基板の検査装置 | |
| JPH04205899A (ja) | 半導体製造装置 | |
| JPH0980114A (ja) | Ｉｃテスタの電流測定装置 | |
| JPH01100474A (ja) | 回路基板検査装置 | |
| JPH05150019A (ja) | Ｉｃ試験装置 | |
| JPS636471A (ja) | 論理集積回路 | |
| JPH04177855A (ja) | 集積回路装置の検査方法 |