JPS63106857A - アドレス一致回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、コントローラ、コンピュータ等の　　・シ
ステムにおいてシステムバスに接続されている装置上で
、各装置のアドレスとシステムバス上のアドレスとの一
致を検出するアドレス一致回路に関するものでめる。

〔従来の技術〕

１つのシステムバス忙複数の装置を接続したコントロー
ラ、コンピュータ等のシステムは第３図に示す構成をと
るのが一般的である。第３図において、１はシステムバ
ス、１０〜１４はシステムバス１に接続されているカー
ド等の装置である。

ここで、例えば１０は中央演算処理装置等によるマスタ
装置、１１〜１４はこのマスタ装置１０によシ制御され
るスレーブ装置であシ、各スレーブ装置１１〜１４は２
ポートメモリ１５〜１８を備えている。このようなシス
テムではマスタ装置１０が、各スレーブ装置１１〜１４
の２ポートメモリ１５〜１８に対してデータの読み書き
を行なう場合、マスタ装置１０はいずれかのスレーブ装
置のアドレスをシステムバス１上に出力し、各スレーブ
装置１１〜１４では装置内のアドレス一致回路にて自装
置の設定アドレスと比較し、一致がとれたスレーブ装ｆ
１１．１２．１３あるいは１４とマスタ装置１０との間
でデータの授受が可能となる。

第５図は例えばインターフェース誌の１９８５年５月号
の特集「集中研究・マルチパスの基礎と設計」の第３章
「マルチパス・ボードの設計」（Ｐ２５７〜２８４）に
示された従来のアドレス一致回路を示すブロック図であ
る。図において、４Ａ、４Ｂはそのスレーブ装置のアド
レスを設定するだめのスイッチ、５Ａ、５Ｂはシステム
バス１上のアドレスの該５桁を前記スイッチ４Ａ、４Ｂ
によって設定されたそれと比較する比較器、６は比較器
５Ａ　、５Ｂの出力の論理積をとるアンド回路、７はこ
のアンド回路７の出力に基づいた制御信号を生成するコ
ントロール回路である。

次に動作について説明する。マスタ装置１０が各スレー
ブ装置１１〜１４の２ポートメモリ１５〜１８に対して
データの読み書きを行なう場合は前述の如く、マスタ装
Ｗ１ｏはいずれかのスレーブ１１，１２．１３あるいυ
二１４に対応するアドレスをシステムバス１へ出力し、
それが各スレーブ１１〜１４の比較器５Ａ、５Ｂへ入力
される。

このとき比較器５Ａ、５ＢＵ八スイッチ４Ａ、４Ｂによ
って与えられる入力値（設定アドレス）とシステムバス
１側からの入力値（システムバス上のアドレス）の該当
する全ビットをそれぞれ比較し、一致していればそれに
対応する信号を出力する。アンド回Ｉｓ＆はこの信号が
両方の比較器５Ａ及び５Ｂから出力されると、アドレス
一致信号をコントロール（ロ）路７へ出力する。これに
ょυ、一致が検出されたスレーブ装置、例えば１１のコ
ントロール回路７は２ポートメモリ１５の読み書きのだ
めの信号を生成し、マスタ装置１０はこのスレ・−ブ装
置１１との間でデータのやりとりが可能になる。

また、従来のアドレス一致回路の別、の例と１して、第
６図に示すものもある。この場合には、プログラマブル
ＩＣ２０に予めアドレスを設定しておき、システムバス
より送られて来たアドレスがこれと一致した場合に、対
応する信号がコントロール回路７へ出力されるようにな
ってｂる。

〔発明が解決しようとする問題点〕

従来のアドレス一致回路は、以上のように構成されてい
るので、第４図の例では、一種類のアドレス設定した出
来ないため、マスタ装置上のＣＰＵのアドレス空間の大
きさがコントローラの動作中に変化し、各スレーブに割
り当てるアドレスを変更する必要が生じた場合、例えば
、リアルモードからプロテクトモードに移行する場合な
どには対応することができず、また、第５図の例では、
複数のアドレスでアドレス一致が取れるようにプログラ
マブルＩＣに書き込んでおくことは可能であるが、何ら
かの事情でアドレス設定を変更する場合には、ＩＣを取
り換えなければならないなどの問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、設定アドレスを随時に変更出来るとともに、
それによって複数のアドレスにおいてアドレス一致信号
を出力することが可能なアドレス一致回路を得ることを
目的とする。

〔問題点を解決するための手段〕

この発明に係るアト１／ス一致回路は、マスタ装置から
各スレ−ブ装置に対し又設定アドレスをデータとして書
き込むための入出力ポート（以下、Ｉ１０ポートという
）と、そのデータ（即ち、設定アドレス）を記憶してお
くだめのラッチと、マスタ装置から出力されたシステム
バス上のアドレスと、ラッチに記憶された設定アドレス
とを比較するだめの比較器を設けたものである。

〔作　用〕

この発明におけるアドレス一致回路は、マスタ装置が、
各スレーブ装置上に設けられたＩ１０ポートに対し　設
定アドレスをデータとして書き込んだ際に、その設定ア
ドレスをラッチに記憶しておき、その後マスタ装置から
出力されるシステムバス上のアドレスととのラッチに記
憶されている設定アドレスを比較して、アドレス一致信
号を発生し、捷だ、マスタ装置がその設定アドレスを誉
き替えることＫよシ、この書き替えられた設定アドレス
に一致する新たなアドレスに対してアドレス一致信号を
発生する。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、１，５Ａ、５Ｂ、６及びγは第５図に同一
符号を付した従来のものと同等であるため説明は省略す
る。また、２はシステムバスＩＫ接続されてマスタ装置
１０がデータを書き込むことのできるＩ１０ポート、３
はこのＩ１０ポート２に書き込まれたデータを記憶して
おくだめのラッチであり、４は第５図の４Ｂに相当する
アドレス設定用のスイッチである。

なお、第１図のＩ１０ポート２にデータを書き込むため
には、マスタ装置１０から出力されるＩ１０アドレスと
当該スレーブ装置１１，１２゜１３あるいは１４の設定
Ｉ１０アドレスとの一致を取る必要があるが、そのため
の回路はＩ１０ポート２のブロック内にあるものとし、
その構成は例えば第５図に示す従来のアドレス一致回路
と同様なものである。

次に動作について説明する。第２図はこの発明における
マスタ装置１０の動作を示すフローチャートである。第
２図において処理がスタートするト、マスステップＳＴ
ｌで各スレーブ１１〜１４に最初に割シ当てられたアド
レスを各々のＩ１０ボー）２にデータとして書き込む。

各スレーブ１１〜１４においては、Ｉ１０ポート２に書
き込まれたデータがラッチ３に記憶される。また、アド
レスの残りのビットは、従来の場合と同様に、スイッチ
４によって設定する。

いま、第４図に示すように、最初のアドレスを最初の２
ボ一ト凡ＡＭ領域３０の先頭ｏｘｏｏｏ。

（１６進表示、ＸはＯ−Ｆの任意の数）とすると、最上
位の０をラッチ３で記憶し、次のＸＯをスイッチ４で設
定することになる。

次に、マスタ装置１０はステップＳＴ２の通常の制御を
行ない、マスタ装置１０からシステムバス１へ出力され
るアドレスが最初の２ボ一トＲＡＭ領域３０の範囲であ
れば、比較器５Ａ、５Ｂから対応する出力が出て、アン
ド回路６よシアドレス一致信号がコントロール回路７へ
送られる。

その後、ステップＳＴ３においてアドレスを変更する必
要が生じると、マスタ装置１０はステップＳＴ４におい
て新しいアドレスをＩ１０ポート２に書き込む。

ここで、新しいアドレスを変更後の２ボ一ト几ＡＭ領域
３１の先頭ＹＸＯＯＯＯ（１６進表示、Ｙはｌ、Ｆの任
意の値、Ｘは先に設定した値と同じ）とすると、Ｙをラ
ッチ３で記憶し、次のＸＯ゛をスイッチ４で設定するこ
とになる。この場合、スイッチ４の設定値は変更前と同
じである。そして、ステップＳＴ５において、システム
バス１に変更後の２ボ一ト几ＡＭ領域３１の範囲のアド
レスが出力されれば、前と同様にアンド回路６よシアド
レス一致信号がコントロール回路７へ送られることにな
る。

以下、同様の手順を繰シ返せば、各スレーブ１１〜１４
の設定アドレスの最上位桁は、０〜Ｆの範囲で随時変更
することが可能となり、この例では、１６通υのアドレ
ス設定が可能である。

なお、上記実施例では、アドレスのうち最上位の４ビツ
ト（１６進表示の最上位桁）を可変にし、次の８ピツ）
（１６進表示の２．３桁目）を従来通りにスイッチで設
定する場合について示したが、一般的には、一つのＩ１
０ポートを割シ当てることによって８ビツトまでは可変
にできる。更Ｋ。

各スレーブ装置に複数のＩ１０ポート２を割シ当て、ラ
ッチ３や比較器５Ａ、５Ｂの数を増やせば、設定アドレ
ス中のよシ多くの任意ビットを可変にすることが可能に
なる。

また、上記実施例では、第３図に示す単独のマスタ装置
と複数のスレーブ装置により構成されるシステムへの適
用について説明したが、複数のマスタ装置が存在するシ
ステムに適用してもよく、上記実施例と同様の効果を奏
する。

〔発明の効果〕

以上のように、この発明によれば、マスタ装置によって
Ｉ１０ポートに書き込まれた設定アドレスをラッチに記
憶しておき、これとシステムバス上のアドレスとを比較
するように構成したので、各装置のスイッチの再設定、
ＩＣの交換等のハードウェアの変更をともなうことなく
、設定アドレスを随時変更することが可能となシ、マス
タ装置上のプログラムの変更等に対する融通性が増し、
システムバス空間の有効利用が可能になるという効果が
める。

【図面の簡単な説明】

第１図はこの発明の一実施例によるアドレス一致回路を
示すブロック図、第２図はこの発明に係るマスタ装置の
動作を示すフローチャート図、第３図はこの発明を適用
して有効なコントローラのブロック図、第４図はカード
の設定アドレスの変更を示す説明図、第５図及び第６図
は従来のアドレス一致回路を示すブロック図でおる。 １はシステムバス、２はＩ１０ポート、３はラッチ、５
Ａ、５Ｂは比較器、１０はマスタ装置、１１〜１４はス
レーブ装置。 なお、図中、同一符号は同一、又は相当部分を示す。 第１図 １：システムバス 第３図 １　ニジステムＪ〈ス　　　　１５〜＋８：２；ｔ’−
）−メモ−１第４図 メモリマツプ（変更前）　　　　　　　　　　　　メモ
リマ、ツブ（齋テ後）口） ３０−Ｊ’ＪＴ＊２賂１−ＲＡＭθ―丁或３１°変更後
句’２．Ｖ１″−秋ＡＭ領すへＸＯＯＯＯ

Claims (1)

【特許請求の範囲】
1. システムバスに少なくとも１つのマスタ装置と複数のス
   レーブ装置が接続されたシステムの前記各スレーブ装置
   上で、当該スレーブ装置の設定アドレスと前記マスタ装
   置が前記システムバスに送出したシステムバス上のアド
   レスとの一致検出を行なうアドレス一致回路において、
   前記マスタ装置から前記各スレーブ装置に対して設定ア
   ドレスをデータとして書き込むための入出力ポートと、
   この入出力ポートに書き込まれた設定アドレスを記憶し
   ておくラッチと、このラッチに記憶された設定アドレス
   と前記マスタ装置から送出された前記システムバス上の
   アドレスとの比較を行なう比較器とを有することを特徴
   とするアドレス一致回路。