JPS6310245A - スキヤンアクセス方式 - Google Patents

スキヤンアクセス方式

Info

Publication number
JPS6310245A
JPS6310245A JP61154354A JP15435486A JPS6310245A JP S6310245 A JPS6310245 A JP S6310245A JP 61154354 A JP61154354 A JP 61154354A JP 15435486 A JP15435486 A JP 15435486A JP S6310245 A JPS6310245 A JP S6310245A
Authority
JP
Japan
Prior art keywords
scan
address
loop
value
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61154354A
Other languages
English (en)
Inventor
Noriyuki Sanada
典之 真田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61154354A priority Critical patent/JPS6310245A/ja
Publication of JPS6310245A publication Critical patent/JPS6310245A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 複数個の装置からなり、それぞれの装置に、アドレスス
キャン方式と、ループスキャン方式の何れかのスキャン
アクセス機構を備えている計算機システムにおいて、例
えば、サービスプロセッサ(SVP)から、各装置に対
してスキャンアクセスを行う際、アドレススキャン方式
をループスキャン方式に変換する手段を設けることによ
り、両スキャンアクセス機構をループスキャン方式の手
順で行うようにしたものである。
〔産業上の利用分野〕
本発明は、複数個の装置からなり、それぞれの装置に、
アドレススキャン方式と、ループスキャン方式の何れか
のスキャンアクセス機構を備えている計算機システムに
おけるスキャンアクセス方式に関する。
最近の計算機システムの普及に伴い、各種の分野でのデ
ータの処理量に合わせて、効率的な計算機システムが構
築できるように、所謂系列化が行われているが、この場
合、RAS m構の1つであるスキャンアクセス技術に
ついても、それぞれの系列に最適な方式が導入されてい
る。
例えば、大型の計算機システムにおいては、処理能力の
向上を優先して、ハードウェア量は多くなるが、高速の
スキャンができるアドレススキャン方式を採っており、
小型の計算機システムでは、経済性を優先して、ハード
ウェア量が少なくて済むループスキャン方式を採り、中
型の計算機システムでは、処理能力の向上と経済性の両
方を満足させる為に、アドレススキャン方式を導入する
装置と、ループスキャン方式を導入する装置とを混在さ
せることが行われている。
これらの方式の異なるスキャン動作を、該計算機システ
ムに接続される、1つの外部装置、例えば、サービスプ
ロセッサ(SVP)から行う場合には、該サービスプロ
セッサ(SVP)に、該2通りのスキャンアクセスを行
う為の、2組のサービスプログラムを用意する必要があ
り、該サービスプロセッサ(SVP)のコストパーフォ
マンスを低下させる問題と、装置を切り替える毎に処理
ルーチンを選択し直す為のオーバヘッドの増加があった
このようなことから、スキャン対象の装置によって、ア
クセス方式の異なるスキャン動作を、1つのサービスプ
ロセッサ(SVP)から効果的に行うスキャンアクセス
方式が待たれるようになってきた。
その対策の1つとして、サービスプロセッサ(SVP)
で実行するのサービスプログラムを、アドレススキャン
方式と、ループスキャン方式の何れかに擬似化して統一
する方法が考えられるが、■ ループスキャン方式をア
ドレススキャン方式に擬似化する場合、ループされてい
るスキャンラッチを、一度ループ方式で読み出して、例
えば、サービスプロセッサ(SVP)内の記憶装置上に
展開した後、該記憶装置をアクセスしてスキャンアウト
する構成となり、制御が複雑となる。
■ 又、ループスキャン方式を採っている装置において
は、一般に、複数個のループがあり、各ループの長さが
異なるので、■の方式を採るにしても、各ループによっ
て、展開領域が異なる為、該メモリ上のアドレスを設定
する上で、更に制御が複雑となる問題がある。
■ アドレススキャン方式では、同時には、複数個のス
キャンラッチをスキャンアウトすることができないが、
ループスキャンであると、少なくとも、同じ長さのルー
プについては、同時に複数個のループについて、スキャ
ンイン、アウトすることができるメリットがある。
一般に、サービスプロセッサ(SVP)と、各装置との
インタフェースは、例えば、1バイトであり、ループス
キャン方式に適している。
このような事情から、アドレススキャン方式とループス
キャン方式とを導入する装置が混在している計算機シス
テムにおいて、何れか一方のスキャン方式に擬似化して
、サービスプロセッサ(SVP)での経済化と、スキャ
ン動作時のオーバヘッドを少なくする為には、ループス
キャン方式に統一する方が望ましい。
〔従来の技術〕
第3図は従来のスキャンアクセス方式を説明する図であ
り、(a)はアドレススキャン方式の場合を示し、(b
)はループスキャン方式の場合を示している。
(a)図のアドレススキャン方式は、アクセスが可能な
スキャンラッチ(A、B、−> 12に固有のアドレス
を割り当て、任意のアドレスをスキャンアドレスレジス
タ(SCAR) 11にセットすることで、目的とする
ラッチをスキャンアウトデータレジスタ(DR) 13
に読み出す方式である。
この場合、スキャンアドレスレジスタ(SCAR) 1
1を、例えば、8回゛+1″することで、連続したアド
レスのスキャンラッチ群(A) 12を、データレジス
タ(DR) 13に読み出すことができる。
(b)図のループスキャン方式は、アクセス可能なスキ
ャンラッチ(^IBI−・−)21をシリアルループ上
にチェインしたもので、このループ上を特定の取り出し
レジスタ(スキャンアウトデータレジスタ) (OR)
 22迄シフトして、目的のラッチを参照。
又は変更後、元の位置迄シフトして戻すことによりスキ
ャン動作を終了する方式である。
この場合、該ループが同じ長さであると、該取り出しレ
ジスタ(DR) 22のビット数、例えば、8個のルー
プを同時にスキャンイン、アウトすることができる。
〔発明が解決しようとする問題点〕
第4図は、従来方式の問題点を説明する図である。
従来は、上記方式の異なるスキャン動作を、1個のサー
ビスプロセッサ(SVP) 3から行う場合、各装置1
.2に適した方法で実現していた。
この為、両スキャン方式が混在する計算機システムにお
いては、該サービスプロセッサ(SVP) 3には2通
りの処理系を持つ必要があった。
具体的には、サービスプロセッサ(SVP) 3の記憶
装置31上に、アドレススキャンの為のサービスプログ
ラム31aと、ループスキャンの為のサービスプログラ
ム31bとを用意し、スキャン対象の装置1.2を切り
替える度に、図示していない操作パネル等から、当該ス
キャン対象の装置名を投入する等して、上記2つの処理
ルーチン31a、 31bを選択し、それぞれの装置1
,2に適したスキャン方式でスキャンイン、アウトを行
っていた為、当該サービスプロセッサ(SVP) 3で
のスキャン動作時のオーバヘッドが大きくなる問題と、
該サービスプロセッサ(SVP) 3の記憶装置31の
容量制限上の問題があった。
本発明は上記従来の欠点に鑑み、アドレススキャン方式
を導入している装置と、ループスキャン方式を導入して
いる装置とが混在している計算機システムにおいて、ア
ドレススキャン方式をループスキャン方式に擬似化する
ことにより、これらの方式の違いを吸収し、サービスプ
ロセッサ(SVP)の一つの処理体系でスキャン動作を
可能とする方法を提供することを目的とするものである
〔問題点を解決するための手段〕
第1図は本発明のスキャンアクセス方式の構成例を示し
た図である。
本発明においては、複数個の装置からなり、それぞれの
装置に、アドレススキャン方式と、ループスキャン方式
の何れかのスキャンアクセス機構を備えている計算機シ
ステムにおいて、外部装置3から、上記各装置をスキャ
ンアクセスするのに、アドレススキャン方式のスキャン
アクセスを、ループスキャン方式のスキャンアクセス方
式に変換する手段14を設けて、両スキャンアクセス機
構をループスキャン方式の手順で行うように構成する。
〔作用〕
即ち、本発明によれば、複数個の装置からなり、それぞ
れの装置に、アドレススキャン方式と、ループスキャン
方式の何れかのスキャンアクセス機。
横を備えている計算機システムにおいて、例えば、サー
ビスプロセッサ(SVP)から、各装置に対してスキャ
ンアクセスを行う際、アドレススキャン方式をループス
キャン方式に変換する手段を設けることにより、両スキ
ャンアクセス機構をループスキャン方式の手順で行うよ
うにしたものであるので、異なるスキャン方式の装置に
対して、サービスプロセッサ(SVP)内に設けられた
1つのスキャン処理体系で、スキャン動作を行うことが
できる効果がある。
〔実施例〕
以下本発明の実施例を図面によって詳述する。
第2図は本発明に適用したループスキャン方式のスキャ
ンアウト手順を説明する図であり、前述の第1図におけ
るアドレススキャン動作をループスキャン動作に変換す
る手段14が本発明を実施するのに必要な手段である。
尚、全図を通して同じ符号は同じ対象物を示している。
以下、第2図を参照しながら、第1図によって、本発明
によるスキャンアクセス方式を説明する。
先ず、第2図によって、サービスプロセッサ(SVP)
 3において、ループスキャン方式のスキャンアクセス
を行う場合の動作と手順を説明する。
■ 目的のスキャンフリツブフロ・ノブ(FF)A21
をスキャンアウトデータレジスタ(OR) 22に読み
出す為に、αビットシフトする。
■ サービスプロセッサ(SVP) 3が、該スキャン
アウトデータレジスタ(OR) 22を読み出し、スキ
ャンFF^の内容を知る。
■ 更に、βビットシフトし、次の目的のスキャンフリ
ップフロップ(FF)B 21を、上記スキャンアウト
レジスタ(DR) 22に読み出す。
■ スキャンループを元の状態に戻す為に、γビットシ
フトする。
これらの動作は、リード動作と、シフト動作で実現され
ていることが分かる。これをデータとして記述すると、 (1)  シフト αビット (2)  リード DR (3)  シフト βビット (4)  リード 0R (5)  シフト γビット と表される。
これに対して、アドレススキャン方式の場合には、第1
図に示すように、スキャンアドレスレジスタ(SCAR
) 11に設定されたスキャンアドレスで示されるフリ
ップフロップ(FF)A、B、−12が、直接スキャン
アウトデータレジスタ(OR) 13に読み出される方
式をとっている。
この動作を、上記ループスキャン方式で示したデータと
同じ形式で実現する為に、以下の操作をサービスプロセ
ッサ(SVP) 3で行う。
(1)  αをスキャンアドレスレジスタ(SCAR)
 11にセット (αビットシフト) (2)  リード0R (3)  α+βをスキャンアドレスレジスタ(SCA
R)11にセット (βビットシフト) (4)  リード0R (5)  α+β+γをスキャンアドレスレジスタ(S
CAR) 11にセット (γビットシフト)ここで、
(1)、 (31,及び(5)のアドレスセットは、該
アドレススキャン方式の装置1において、ハードウェア
的に、α〜Tビットのシフト動作による 。
“+1′加算の結果が、上記スキャンアドレスレジスタ
(SCAR) 11に設定されるように機能させる。
即ち、サービスプロセッサ(SVP) 3から、該装置
1に投入されるデータは、上記のようになるが、装置1
においては、(11の例で説明すると、αの値が、先ず
、シフトカウンタ14aにセットされ、これが°0゛に
なる迄、スキャンアドレスレジスタ(SCAR) 11
の値を°+1゛ 増加させるように機能し、スキャンア
ドレスレジスタ(SCAR) 11には、該°+1°に
よる加算値の累計がセットされることで、その時のフリ
ップフロップ(PF) A 12のアドレス値と等価に
なる。
同じようにして、(3)の例では、βの値がシフトカウ
ンタ14aにセットされ、これが“0゛になる迄、スキ
ャンアドレスレジスタ(SCAR) 11の値を°+1
゛増加させるように機能し、スキャンアドレスレジスタ
(SCAR) 11には、該゛+1′ による加算値の
累計がセットされることで、その時のフリップフロップ
(FF) B 12のアドレス値(α+β)と等価にな
る。以下、省略する。
尚、該スキャンアクセス動作において、第3図の従来例
で説明したように、スキャンアドレスαから連続したア
ドレスのスキャンラッチ群(A) 12をスキャンアウ
トする場合には、αのアドレス設定が完了した後、当該
装置側で自律的に8回の“+1゛を行うように機能する
ので、次のスキャンラッチ群(B) 12に対しては、
「(α+8)+β」をセットするデータを、サービスプ
ロセッサ(SVP)3で生成する必要がある。
このように構成することで、ループスキャン方式のスキ
ャンアクセスをベースにして、アドレススキャンを実現
することができる。
このように、本発明は、アドレススキャン方式の装置に
対して、スキャンアクセスを行う場合、サービスプロセ
ッサ(SVP)からループスキャン方式をベースにした
データを与え、該装置側においては、該与えられたデー
タをシフトカウンタに設定して、該シフトカウンタの値
が“θ′になる迄、スキャンアドレスレジスタを“+l
゛することで、当1亥スキャンフリップフロップ(FF
)のスキャンアドレスを設定するようにし、ループスキ
ャン方式と同じ形式で、スキャンアクセスの為のデータ
を与えることができるようにした所に特徴がある。
〔発明の効果〕 以上、詳細に説明したように、本発明のスキャンアクセ
ス方式は、複数個の装置からなり、それぞれの装置に、
アドレススキャン方式と、ループスキャン方式の何れか
のスキャンアクセス機構を備えている計算機システムに
おいて、例えば、サービスプロセッサ(SVP)から、
各装置に対してスキャンアクセスを行う際、アドレスス
キャン方式をループスキャン方式に変換する手段を設け
ることにより、両スキャンアクセス機構をループスキャ
ン方式の手順で行うようにしたものであるので、異なる
スキャン方式の装置に対して、サービスプロセッサ(S
VP)内に設けられた1つのスキャン処理体系で、スキ
ャン動作を行うことができる効果がある。
【図面の簡単な説明】
を示した図。 第2図は本発明に適用したループスキャン方式のスキャ
ンアウト手順を説明する図。 第3図は従来のスキャンアクセス方式を説明する図。 第4図は従来方式の問題点を説明する図。 である。 図面において、 1.2は装置。 IIはスキャンアドレスレジスタ(SCAR) 。 12.21 はフリップフロップ(FF) A、B、 
−、。 13.22はスキャンアウトデータレジスタ(DR) 
。 I4はアドレススキャン動作をループスキャン動作に変
換する手段。 14aはシフトカウンタ。 3はサービスプロセッサ(SVP) 。 31は記憶装置。 a、31bはサービスプログラム。 第1図は本発明のスキャンアクセス方式の構成例S V
 P−3 本発明のスキャンアクセス方式の構成例を示した図本発
明にillたループスキャン方式のスキャンアウト手順
を説明する画筆2図 SVP ta+ (ト)) 従来のスキャンアクセス方式を説明する図第3図

Claims (1)

  1. 【特許請求の範囲】 複数個の装置からなり、それぞれの装置に、アドレスス
    キャン方式と、ループスキャン方式の何れかのスキャン
    アクセス機構を備えている計算機システムにおいて、 外部装置(3)から、上記各装置をスキャンアクセスす
    るのに、アドレススキャン方式のスキャンアクセスを、
    ループスキャン方式のスキャンアクセス方式に変換する
    手段(14)を設けて、両スキャンアクセス機構をルー
    プスキャン方式の手順で行うことを特徴とするスキャン
    アクセス方式。
JP61154354A 1986-07-01 1986-07-01 スキヤンアクセス方式 Pending JPS6310245A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61154354A JPS6310245A (ja) 1986-07-01 1986-07-01 スキヤンアクセス方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61154354A JPS6310245A (ja) 1986-07-01 1986-07-01 スキヤンアクセス方式

Publications (1)

Publication Number Publication Date
JPS6310245A true JPS6310245A (ja) 1988-01-16

Family

ID=15582323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61154354A Pending JPS6310245A (ja) 1986-07-01 1986-07-01 スキヤンアクセス方式

Country Status (1)

Country Link
JP (1) JPS6310245A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0359801U (ja) * 1989-10-14 1991-06-12

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0359801U (ja) * 1989-10-14 1991-06-12

Similar Documents

Publication Publication Date Title
JP2584673B2 (ja) テストデータ変更回路を有する論理回路テスト装置
JPS6069746A (ja) ベクトル・デ−タ処理装置の制御方式
JPS631984A (ja) 回路動作テスト装置
US4811201A (en) Interconnect circuit
JPS6310245A (ja) スキヤンアクセス方式
EP0426111A2 (en) Memory control system
JPS6136854A (ja) メモリ切換装置
JPH03191449A (ja) 情報処理装置
JP2895892B2 (ja) データ処理装置
JPS62269244A (ja) フアイルアクセス方式
JPS59123974A (ja) ベクトルデ−タ記憶制御方式
JPH0285943A (ja) データ処理装置
JPH04170651A (ja) 拡張記憶転送制御方式
JPH01204151A (ja) 連想レジスタファイル
JPS6337412B2 (ja)
JPS62134751A (ja) 情報処理装置
JPS6151269A (ja) デ−タ処理装置
JPS6312035A (ja) 情報処理装置
JPH05225273A (ja) 半導体集積回路論理接続データ変換装置
JPH01211122A (ja) 2読み出しポート連想レジスタファイル
JPS6242235A (ja) 仮想スタツク方式
JPS6285339A (ja) マイクロコンピユ−タ
JPS6031663A (ja) メモリ切換装置
JPS61262946A (ja) 分散デ−タベ−スシステムにおけるデ−タ転送方式
JPH06242944A (ja) コマンド実行回路