JPH05225273A - 半導体集積回路論理接続データ変換装置 - Google Patents
半導体集積回路論理接続データ変換装置Info
- Publication number
- JPH05225273A JPH05225273A JP4027742A JP2774292A JPH05225273A JP H05225273 A JPH05225273 A JP H05225273A JP 4027742 A JP4027742 A JP 4027742A JP 2774292 A JP2774292 A JP 2774292A JP H05225273 A JPH05225273 A JP H05225273A
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- data
- source data
- primary
- name
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 半導体集積回路における論理接続データのフ
ォーマット変換を高速に実行する。 【構成】 装置１は、変換元データを読み込み、基本セ
ル名、入出力ピン名などの項目に分類して、元データテ
ーブルを作成、管理する第１の処理を、装置２は、変換
条件ファイルを読み込み、基本セル名、入出力ピン名な
どの属性を分類して変換１次テーブルを作成、管理する
第２の処理を、装置３は、変換２次テーブルと変換元デ
ータの基本セル名比較が一致しない時のみ、変換１次テ
ーブルと変換元データを比較し、一致すれば、変換先フ
ォーマットに合わせてピン順番に変換、格納する。変換
元データの２レコード目以降に対しては、変換２次テー
ブルについて基本セル名で比較し、一致すれば変換し、
格納する第３の処理を含み、装置４は、変換１次テーブ
ルレコードを、変換２次テーブルにコピーしてメモリに
格納する第４の処理を含む。
ォーマット変換を高速に実行する。 【構成】 装置１は、変換元データを読み込み、基本セ
ル名、入出力ピン名などの項目に分類して、元データテ
ーブルを作成、管理する第１の処理を、装置２は、変換
条件ファイルを読み込み、基本セル名、入出力ピン名な
どの属性を分類して変換１次テーブルを作成、管理する
第２の処理を、装置３は、変換２次テーブルと変換元デ
ータの基本セル名比較が一致しない時のみ、変換１次テ
ーブルと変換元データを比較し、一致すれば、変換先フ
ォーマットに合わせてピン順番に変換、格納する。変換
元データの２レコード目以降に対しては、変換２次テー
ブルについて基本セル名で比較し、一致すれば変換し、
格納する第３の処理を含み、装置４は、変換１次テーブ
ルレコードを、変換２次テーブルにコピーしてメモリに
格納する第４の処理を含む。
Description
【０００１】
【産業上の利用分野】本発明は、少なくとも半導体集積
回路の論理接続データなどに対するフォーマット変換装
置に関するものである。
回路の論理接続データなどに対するフォーマット変換装
置に関するものである。
【０００２】
【従来の技術】従来の、半導体集積回路を構成する論理
回路接続データのフォーマット変換は、変換元のフォー
マットＡのデータを読むごとに、変換条件テーブルを最
初から参照しながら、変換先のフォーマットＢのデータ
に変換していた。そのため、変換条件テーブルのサーチ
時間が、そのまま、変換処理時間に影響を与え、処理時
間の増大を招いていた。この構成では、変換テーブルの
データ量と入力データ量の積に比例してデータ変換処理
時間が増大する。そのため、特にＬＳＩ，ＶＬＳＩ等の
大規模な半導体論理回路データのフォーマット変換にお
いては、変換処理時間が膨大となり、問題となってい
た。
回路接続データのフォーマット変換は、変換元のフォー
マットＡのデータを読むごとに、変換条件テーブルを最
初から参照しながら、変換先のフォーマットＢのデータ
に変換していた。そのため、変換条件テーブルのサーチ
時間が、そのまま、変換処理時間に影響を与え、処理時
間の増大を招いていた。この構成では、変換テーブルの
データ量と入力データ量の積に比例してデータ変換処理
時間が増大する。そのため、特にＬＳＩ，ＶＬＳＩ等の
大規模な半導体論理回路データのフォーマット変換にお
いては、変換処理時間が膨大となり、問題となってい
た。
【０００３】図９は、従来の半導体集積回路論理接続デ
ータ変換装置の構成を示す全体のブロック図である。図
１０は、変換テーブル作成手段１００の具体的な動作を
示すフローチャートである。図１１は、データ変換手段
２００の具体的な動作を示すフローチャートである。
ータ変換装置の構成を示す全体のブロック図である。図
１０は、変換テーブル作成手段１００の具体的な動作を
示すフローチャートである。図１１は、データ変換手段
２００の具体的な動作を示すフローチャートである。
【０００４】まず、従来のデータ変換装置についてその
動作を説明する。図９において、まず、変換テーブル作
成手段１００によって変換テーブルが作成される。その
あと、入力データを一行づつ読み込み、先に作成した変
換テーブルを参照しながらデータ変換手段２００により
フォーマット変換を行い、出力ファイルに書き込む。
動作を説明する。図９において、まず、変換テーブル作
成手段１００によって変換テーブルが作成される。その
あと、入力データを一行づつ読み込み、先に作成した変
換テーブルを参照しながらデータ変換手段２００により
フォーマット変換を行い、出力ファイルに書き込む。
【０００５】しかるにこの構成だと、入力１レコード毎
に、毎回、変換テーブルをサーチしなければならず、同
じ探索キーを持つ入力レコードが続いた場合及び２〜３
の探索キーのみが繰り返し続いた場合など、探索時間に
要するオーバーヘッドが大きくなる。
に、毎回、変換テーブルをサーチしなければならず、同
じ探索キーを持つ入力レコードが続いた場合及び２〜３
の探索キーのみが繰り返し続いた場合など、探索時間に
要するオーバーヘッドが大きくなる。
【０００６】
【発明が解決しようとする課題】本発明は上記の欠点を
解消し、入力データ量にほぼ線形に比例する処理時間
で、フォーマット変換を高速に行うことを目的とする。
解消し、入力データ量にほぼ線形に比例する処理時間
で、フォーマット変換を高速に行うことを目的とする。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、請求項１記載の、２次の変換テーブルを
作成して、変換テーブルサーチ時間を短縮する手段をと
る。
に、本発明は、請求項１記載の、２次の変換テーブルを
作成して、変換テーブルサーチ時間を短縮する手段をと
る。
【０００８】
【作用】本発明は、前記の請求項１に記載した構成によ
り、少なくとも一度変換処理を行ったデータテーブルを
優先して比較・探索するので、一致する確立が極めて高
い。その点従来例では、常に一種類の膨大な変換テーブ
ルを連続的に比較するだけなので、比較探索時間が変換
元データ量と変換テーブルデータ量の積に比例する。本
発明は、変換テーブルサーチ時間を飛躍的に短縮でき
る。その結果、変換テーブルのサイズ及び変換元データ
量が増しても変換処理時間は、たかだか線形に増加する
だけである。
り、少なくとも一度変換処理を行ったデータテーブルを
優先して比較・探索するので、一致する確立が極めて高
い。その点従来例では、常に一種類の膨大な変換テーブ
ルを連続的に比較するだけなので、比較探索時間が変換
元データ量と変換テーブルデータ量の積に比例する。本
発明は、変換テーブルサーチ時間を飛躍的に短縮でき
る。その結果、変換テーブルのサイズ及び変換元データ
量が増しても変換処理時間は、たかだか線形に増加する
だけである。
【０００９】
【実施例】図１は、本発明におけるデータ変換装置の構
成を示す全体のブロック図である。図２は、前記手段１
の変換元データメモリ格納装置の具体的な動作を示すフ
ローチャートである。図３は、本発明における、前記手
段２の変換１次テーブル作成装置の詳細な動作を示すフ
ローチャートである。図４は、本発明における前記手段
３のデータ変換装置の詳細な動作を示すフローチャート
である。図５は、本発明における前記手段４の変換２次
テーブル作成装置の詳細な動作を示すフローチャートで
ある。図６は、本発明における、変換元データメモリ構
造体の詳細な動作を示す図である。図７は、本発明にお
ける、第１次変換テーブルメモリ構造体の動作を示す図
である。図８は、本発明における、第２次変換テーブル
メモリ構造体の動作を示す図である。
成を示す全体のブロック図である。図２は、前記手段１
の変換元データメモリ格納装置の具体的な動作を示すフ
ローチャートである。図３は、本発明における、前記手
段２の変換１次テーブル作成装置の詳細な動作を示すフ
ローチャートである。図４は、本発明における前記手段
３のデータ変換装置の詳細な動作を示すフローチャート
である。図５は、本発明における前記手段４の変換２次
テーブル作成装置の詳細な動作を示すフローチャートで
ある。図６は、本発明における、変換元データメモリ構
造体の詳細な動作を示す図である。図７は、本発明にお
ける、第１次変換テーブルメモリ構造体の動作を示す図
である。図８は、本発明における、第２次変換テーブル
メモリ構造体の動作を示す図である。
【００１０】次に図１に示す、探索時間短縮を目的とし
て発明した本データ変換装置について説明する。まず、
変換元入力データをファイルから読み込み、図２に示す
変換元データメモリ格納装置のフローチャートに基づい
て、メモリ構造体に格納する。次に、図３で示す変換１
次テーブル作成装置により変換テーブルを作成し、この
変換テーブルを変換１次テーブルとする。そして、変換
元データメモリ格納装置により、一行づつ入力データを
読み込み、図４に示すデータ変換装置によりデータ変換
を行う。図６の変換元データメモリ構造体を読み、一番
最初に入力された変換元データの探索キーに対応する、
第１次変換テーブルレコードをサーチする。そして、対
応する第１次変換テーブルレコードを全く同じ構造をも
つ第２次変換テーブルにコピーする。これらの変換テー
ブルのデータ構造体は、図７と図８に示してある。そし
て、２レコード目以降の入力データに対しては、まず第
２次変換テーブルをサーチする。そこで探索キーの一致
が無い場合にのみ、第１次変換テーブルをサーチして、
そのテーブルレコードを第２次変換テーブルにコピーす
る。探索キーが一致した入力データに対しては、変換テ
ーブルに従ってデータ変換を行い、ファイルに格納す
る。これを変換元入力データをすべて処理するまで繰り
返す。第１次変換テーブルのデータ量が膨大になるＬＳ
Ｉや同種の探索キーをもつ入力データが多い場合は、本
発明における半導体集積回路論理接続データ変換装置
は、極めて高速であり、有効である。
て発明した本データ変換装置について説明する。まず、
変換元入力データをファイルから読み込み、図２に示す
変換元データメモリ格納装置のフローチャートに基づい
て、メモリ構造体に格納する。次に、図３で示す変換１
次テーブル作成装置により変換テーブルを作成し、この
変換テーブルを変換１次テーブルとする。そして、変換
元データメモリ格納装置により、一行づつ入力データを
読み込み、図４に示すデータ変換装置によりデータ変換
を行う。図６の変換元データメモリ構造体を読み、一番
最初に入力された変換元データの探索キーに対応する、
第１次変換テーブルレコードをサーチする。そして、対
応する第１次変換テーブルレコードを全く同じ構造をも
つ第２次変換テーブルにコピーする。これらの変換テー
ブルのデータ構造体は、図７と図８に示してある。そし
て、２レコード目以降の入力データに対しては、まず第
２次変換テーブルをサーチする。そこで探索キーの一致
が無い場合にのみ、第１次変換テーブルをサーチして、
そのテーブルレコードを第２次変換テーブルにコピーす
る。探索キーが一致した入力データに対しては、変換テ
ーブルに従ってデータ変換を行い、ファイルに格納す
る。これを変換元入力データをすべて処理するまで繰り
返す。第１次変換テーブルのデータ量が膨大になるＬＳ
Ｉや同種の探索キーをもつ入力データが多い場合は、本
発明における半導体集積回路論理接続データ変換装置
は、極めて高速であり、有効である。
【００１１】（表１）で本発明例と従来例を比較する。
【００１２】
【表１】
【００１３】
【発明の効果】以上説明したように、本発明によれば、
半導体集積回路論理接続データ変換時間が従来に比べ
て、格段に短縮される。従来例では、変換テーブルのデ
ータ量と入力データ量の積に比例していた変換時間が、
本発明によると、高々データ量の線形に比例するだけで
あり、ＬＳＩやＶＬＳＩ等の大規模データに対しては、
従来例に比較して極めて高速に処理できる。
半導体集積回路論理接続データ変換時間が従来に比べ
て、格段に短縮される。従来例では、変換テーブルのデ
ータ量と入力データ量の積に比例していた変換時間が、
本発明によると、高々データ量の線形に比例するだけで
あり、ＬＳＩやＶＬＳＩ等の大規模データに対しては、
従来例に比較して極めて高速に処理できる。
【図１】本発明における、データ変換装置のブロック図
【図２】本発明における、変換元データメモリ格納装置
の詳細な動作を示すフローチャート
の詳細な動作を示すフローチャート
【図３】本発明における、変換１次テーブル作成装置の
詳細な動作を示すフローチャート
詳細な動作を示すフローチャート
【図４】本発明における、データ変換装置の詳細な動作
を示すフローチャート
を示すフローチャート
【図５】本発明における、変換２次テーブル作成装置の
詳細な動作を示すフローチャート
詳細な動作を示すフローチャート
【図６】本発明における、変換元データメモリ構造体の
内容
内容
【図７】本発明における、第１次変換テーブルメモリ構
造体の内容
造体の内容
【図８】本発明における、第２次変換テーブルメモリ構
造体の内容
造体の内容
【図９】従来例における、データ変換装置のブロック図
【図１０】従来例における、データ変換テーブル作成手
段の詳細な動作を示すフローチャート
段の詳細な動作を示すフローチャート
【図１１】従来例における、データ変換手段の詳細な動
作を示すフローチャート
作を示すフローチャート
１ 本発明の変換元データのメモリ管理手段 ２ 本発明の変換１次テーブル作成・管理手段 ３ 本発明のデータ変換手段 ４ 本発明の変換２次テーブル作成・管理手段 １００ 従来例のデータ変換テーブル作成手段 ２００ 同従来例のデータ変換手段
Claims (1)
- 【請求項１】少なくとも半導体集積回路における論理接
続データのフォーマット変換のための装置であり、変換
元データメモリ格納装置、変換１次テーブル作成装置、
データ変換装置、変換２次テーブル作成装置とを備え、
前記変換元データメモリ格納装置は、前記変換元データ
を読み込み、前記データを少なくとも基本セル名、入力
ピン名、出力ピン名などの項目毎に分けて、元データテ
ーブルとしてメモリに格納し、前記元データテーブルを
ポインタで管理する第１の処理手段を含み、前記変換１
次テーブル作成装置は、変換条件ファイルを読み込み、
それらを少なくとも基本セル名、入力ピン名、出力ピン
名、入出力ピン名及びそれらの各々に対応するピン遅延
などの属性に分類し、変換１次テーブルとして、メモリ
に格納し、前記変換１次テーブルをポインタで管理する
第２の処理手段を含み、前記データ変換装置は、最初の
前記変換元データに対して、前記変換２次テーブルと比
較して、基本セル名が一致しないデータに対してのみ、
前記変換１次テーブルと前記変換元データを基本セル名
について比較し、一致すれば、変換先フォーマットに合
わせて前記変換１次テーブルのピン順番に変換して、格
納し、２レコード目以降の変換元データに対しては、前
記変換２次テーブルと前記変換元データテーブルを基本
セル名について比較し、一致すれば変換先フォーマット
に合わせて前記変換１次テーブルのピン順番に変換し、
格納する第３の処理手段を含み、前記変換２次テーブル
作成装置は、前記第１次データ変換装置で一致した前記
変換１次テーブルレコードを、そのままのフォーマット
で、前記変換２次テーブルとしてメモリに格納する第４
の処理手段を含むものであり、一度前記変換２次テーブ
ルが作成されれば、常に前記第２次テーブルが前記第１
次テーブルに優先されて比較・実行されることを特徴と
する半導体集積回路論理接続データ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4027742A JPH05225273A (ja) | 1992-02-14 | 1992-02-14 | 半導体集積回路論理接続データ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4027742A JPH05225273A (ja) | 1992-02-14 | 1992-02-14 | 半導体集積回路論理接続データ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05225273A true JPH05225273A (ja) | 1993-09-03 |
Family
ID=12229489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4027742A Pending JPH05225273A (ja) | 1992-02-14 | 1992-02-14 | 半導体集積回路論理接続データ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05225273A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010020507A (ja) * | 2008-07-10 | 2010-01-28 | Hitachi Ltd | 料金計算システム |
-
1992
- 1992-02-14 JP JP4027742A patent/JPH05225273A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010020507A (ja) * | 2008-07-10 | 2010-01-28 | Hitachi Ltd | 料金計算システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020065793A1 (en) | Sorting system and method executed by plural computers for sorting and distributing data to selected output nodes | |
| US5918231A (en) | Object-oriented database management system with improved usage efficiency of main memory | |
| JPH05225273A (ja) | 半導体集積回路論理接続データ変換装置 | |
| JPS6154536A (ja) | デ−タ整順化回路 | |
| EP0803806A2 (en) | Data conversion mechanism for computer system | |
| JPS58129650A (ja) | デ−タ処理装置 | |
| JPH07121415A (ja) | ファイル管理装置 | |
| JPS62121532A (ja) | デ−タ検索方法 | |
| JPH08328924A (ja) | インデックス更新方式 | |
| JPH04257062A (ja) | ハッシュキューを用いるデータ処理装置 | |
| JP2507399B2 (ja) | デ―タベ―ス装置 | |
| JP3224159B2 (ja) | エキスパートシステム | |
| JPS6227836A (ja) | ドキユメントデ−タの格納方式 | |
| JPH05274119A (ja) | 構成定義方式 | |
| JPH04101272A (ja) | データエレメント検索方法 | |
| JPH06332799A (ja) | 木情報格納方式 | |
| JPH03282841A (ja) | 可変長レコードの直接入出力処理方式 | |
| JPH03226829A (ja) | 情報処理装置 | |
| JPS63141180A (ja) | ペ−ジ間照合情報付回路図の作成装置 | |
| JPH04138548A (ja) | ワイルドカードによるファイル転送方式 | |
| JPS6310245A (ja) | スキヤンアクセス方式 | |
| JPH0529188A (ja) | Ｌｓｉマスクデータの記録装置 | |
| JPH0512014A (ja) | データ処理装置 | |
| JPS598057A (ja) | メモリ装置 | |
| JPH04304559A (ja) | データ検索方式 |