JPS63101898A - 液晶表示制御回路 - Google Patents
液晶表示制御回路Info
- Publication number
- JPS63101898A JPS63101898A JP24721186A JP24721186A JPS63101898A JP S63101898 A JPS63101898 A JP S63101898A JP 24721186 A JP24721186 A JP 24721186A JP 24721186 A JP24721186 A JP 24721186A JP S63101898 A JPS63101898 A JP S63101898A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- data
- crystal display
- screen
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 47
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、パーソナルコンピュータ等に使用される液
晶表示装置の液晶表示制御回路に関するものである。
晶表示装置の液晶表示制御回路に関するものである。
従来のこの種の装置としては第２図に示すものがあった
。第２図は従来の液晶表示制御回路の一例を示すブロッ
ク図で、図において（１）は液晶コントローラ（以下Ｌ
ＣＤ−Ｃという）、１２１はビデオＲＡＭ（以下Ｖ−Ｒ
ＡＭという）で、液晶の表示画面に表示するための情報
をｄｄ憶している。（３）はアドレスラッチで、Ｖ−Ｒ
ＡＭ＋２１へデータを書き込むためのアドレス、又はＶ
−ＲＡＭ （２１からデータを読み出すためのアドレ
スが設定される。（４）はデータセパレータテ、ＣＰＵ
とＶ ＲＡＭ（２１間、ＬＣＤ−Ｃ（１）とＶ −Ｒ
ＡＭ （２１間におけるデータの読み出し、書き込みを
行う場合のデータの出力方向を制御する。（５）はアト
リビュートデコーダ、（６）はキャラクタジェネレータ
、（７）は液晶表示画面、（８）は液晶表示画面（７）
の上側画面、（９）は液晶表示画面（７）の下側画面、
（１１）〜（１８）、（２１）〜（２８）はセグメント
ドライバ、（１９）〜（２ｏ）はコモンドライバ、（２
９）は上側画面用画像情報データバス（以下ＬＤＵとい
う）、（３０）は下側画面用画像情報データバス（以下
ＬＤＬという）、（３１）は液晶制御バスである。
。第２図は従来の液晶表示制御回路の一例を示すブロッ
ク図で、図において（１）は液晶コントローラ（以下Ｌ
ＣＤ−Ｃという）、１２１はビデオＲＡＭ（以下Ｖ−Ｒ
ＡＭという）で、液晶の表示画面に表示するための情報
をｄｄ憶している。（３）はアドレスラッチで、Ｖ−Ｒ
ＡＭ＋２１へデータを書き込むためのアドレス、又はＶ
−ＲＡＭ （２１からデータを読み出すためのアドレ
スが設定される。（４）はデータセパレータテ、ＣＰＵ
とＶ ＲＡＭ（２１間、ＬＣＤ−Ｃ（１）とＶ −Ｒ
ＡＭ （２１間におけるデータの読み出し、書き込みを
行う場合のデータの出力方向を制御する。（５）はアト
リビュートデコーダ、（６）はキャラクタジェネレータ
、（７）は液晶表示画面、（８）は液晶表示画面（７）
の上側画面、（９）は液晶表示画面（７）の下側画面、
（１１）〜（１８）、（２１）〜（２８）はセグメント
ドライバ、（１９）〜（２ｏ）はコモンドライバ、（２
９）は上側画面用画像情報データバス（以下ＬＤＵとい
う）、（３０）は下側画面用画像情報データバス（以下
ＬＤＬという）、（３１）は液晶制御バスである。
液晶に文字、記号、簡単な図形等を表示する場合Ｖ −
ＲＡＭ１２１にはこれらのデータがコードの形で記憶さ
れている。Ｖ −ＲＡＭ ［２）には又、その文字を表
示するときに、どのように表示するかというその文字の
属性（ａｔｔｒｉｂｕｔｅアトリビュート）を表すコー
ドも併せて記憶されていて、それらのコードがＶ−ＲＡ
Ｍ（２１から読み出されると、属性を表すコードはアト
リビュートデコーダ（５）でデコードされ、文字コード
はキャラクタジェネレータ（６）でその文字を表すドツ
トパターンに変換されて、この２つを併せてＬＣＤ −
Ｃ１１）に入力し、ＬＣＤ −０１１１はこれらのデー
タに基いてＬＤＵ （２９） 、ＬＬ）Ｌ （３０）へ
のデータを出力する。
ＲＡＭ１２１にはこれらのデータがコードの形で記憶さ
れている。Ｖ −ＲＡＭ ［２）には又、その文字を表
示するときに、どのように表示するかというその文字の
属性（ａｔｔｒｉｂｕｔｅアトリビュート）を表すコー
ドも併せて記憶されていて、それらのコードがＶ−ＲＡ
Ｍ（２１から読み出されると、属性を表すコードはアト
リビュートデコーダ（５）でデコードされ、文字コード
はキャラクタジェネレータ（６）でその文字を表すドツ
トパターンに変換されて、この２つを併せてＬＣＤ −
Ｃ１１）に入力し、ＬＣＤ −０１１１はこれらのデー
タに基いてＬＤＵ （２９） 、ＬＬ）Ｌ （３０）へ
のデータを出力する。
次に、第２図に示す装置の動作について説明する。液晶
コントローラ（１）はＣＰＵによってＶ−〜ｍ１（２）
に書き込まれた画像表示情報を、データセパレータ（４
）、アトリビュートデコーダ（５）、キャラクタジェネ
レータ（６）を経由して取り込み、液晶表示画面（７）
に出力する。
コントローラ（１）はＣＰＵによってＶ−〜ｍ１（２）
に書き込まれた画像表示情報を、データセパレータ（４
）、アトリビュートデコーダ（５）、キャラクタジェネ
レータ（６）を経由して取り込み、液晶表示画面（７）
に出力する。
液晶コントローラ（１）は液晶表示画面（７）に画像情
報を送るとき上側画面（８）用情報と下側画面（９）用
情報に２分割して送っている。これは、一般にパーソナ
ルコンピュータなどに供する液晶表示画面の表示能力が
８０字×２５行の文字表示能力、即ちドツト容量にして
６４０ Ｘ ２００ドツト程度要求されるので、１フレ
ームが２００ラインの表示になり、ｌラインについて見
れば１フレーム中１／２００だけの時間発光することと
なり、最近発光したラインと最も古く発光したラインと
では眼で見た輝度の感覚が異なるのでコントラスト比を
確保する目的から表示画面を上下２分割し、上１００ラ
イン、下１００ラインの２組を並列にライン単位で掃引
し、１フレーム中で１ラインの発光する時間が１／１０
０になるような表示画面を構成するものである。
報を送るとき上側画面（８）用情報と下側画面（９）用
情報に２分割して送っている。これは、一般にパーソナ
ルコンピュータなどに供する液晶表示画面の表示能力が
８０字×２５行の文字表示能力、即ちドツト容量にして
６４０ Ｘ ２００ドツト程度要求されるので、１フレ
ームが２００ラインの表示になり、ｌラインについて見
れば１フレーム中１／２００だけの時間発光することと
なり、最近発光したラインと最も古く発光したラインと
では眼で見た輝度の感覚が異なるのでコントラスト比を
確保する目的から表示画面を上下２分割し、上１００ラ
イン、下１００ラインの２組を並列にライン単位で掃引
し、１フレーム中で１ラインの発光する時間が１／１０
０になるような表示画面を構成するものである。
この形式の表示画面を１７１００デユーテイ比の液晶表
示画面と呼んでいる。
示画面と呼んでいる。
近年、液晶技術の進歩により、原価低減の目的でデータ
入力ラインを一本化し、表示画面を上下２分割しない１
／２００デユーテイ比の液晶表示画面か開発されている
が、上記のような従来の液晶表示制御回路は、以上のよ
うに構成されているので、従来の形式のＶ１００デユー
ティ比の液晶表示画面にしか対応できず、このままでは
１／２００デユーテイ比の液晶表示画面に使用出来ない
という問題点があった。
入力ラインを一本化し、表示画面を上下２分割しない１
／２００デユーテイ比の液晶表示画面か開発されている
が、上記のような従来の液晶表示制御回路は、以上のよ
うに構成されているので、従来の形式のＶ１００デユー
ティ比の液晶表示画面にしか対応できず、このままでは
１／２００デユーテイ比の液晶表示画面に使用出来ない
という問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、従来の２ラインのデータ出力を持つ液晶コントロ
ーラを利用しながら、安価な１／２００デユーテイ比の
１ライン入力の液晶表示にも使用できる液晶表示制御回
路を得ることを目的としている。
ので、従来の２ラインのデータ出力を持つ液晶コントロ
ーラを利用しながら、安価な１／２００デユーテイ比の
１ライン入力の液晶表示にも使用できる液晶表示制御回
路を得ることを目的としている。
この発明に係る液晶表示制御回路は従来の液晶コントロ
ーラ（１）の２分割された出力データバスを１本のデー
タバスに変換するバッファ回路を設けた。即ち、ＬＤＬ
（３０）のデータを一時記憶するラインデータメモリを
設け、ＬＤＬ （３０）とＬＩＥＵ （２９）を交互に
切り替えてデータを１本のデータバスに出力することと
したものである。
ーラ（１）の２分割された出力データバスを１本のデー
タバスに変換するバッファ回路を設けた。即ち、ＬＤＬ
（３０）のデータを一時記憶するラインデータメモリを
設け、ＬＤＬ （３０）とＬＩＥＵ （２９）を交互に
切り替えてデータを１本のデータバスに出力することと
したものである。
この発明においては、従来の液晶コントローラを使用し
ながら表示データ入力ラインが１本化された液晶表示画
面にも液晶表示制御装置として使用できる。
ながら表示データ入力ラインが１本化された液晶表示画
面にも液晶表示制御装置として使用できる。
以下、この発明の実施例を図について説明する。
第１図はこの発明の一実施例を示すブロック図で、図に
おいて、第２図と同一符号は同−又は相当部分を示し、
（３６）は８０バイトのラインデータメモリで、Ｌｌ）
Ｌ（３０）のデータを一時記憶する。
おいて、第２図と同一符号は同−又は相当部分を示し、
（３６）は８０バイトのラインデータメモリで、Ｌｌ）
Ｌ（３０）のデータを一時記憶する。
８０バイトの容量で１ライン分６４０ビットのデータを
記憶する。（３７）はメモリコントローラで、ラインデ
ータメモリ（３６）の書き込みのタイミングを制御する
。（３８）はドライバ、（３９）はセレクタで、ＬＤＵ
とＬＩ）Ｌ、とのデータを時間的に切り替えて出力する
。（４０）は液晶表示画面で、１／２００のデユーティ
比をもつ。（４１）〜（４８）はセグメントドライバ、
（４９）〜（５２）はコモンドライバである。
記憶する。（３７）はメモリコントローラで、ラインデ
ータメモリ（３６）の書き込みのタイミングを制御する
。（３８）はドライバ、（３９）はセレクタで、ＬＤＵ
とＬＩ）Ｌ、とのデータを時間的に切り替えて出力する
。（４０）は液晶表示画面で、１／２００のデユーティ
比をもつ。（４１）〜（４８）はセグメントドライバ、
（４９）〜（５２）はコモンドライバである。
次に、この発明の動作について説明する。従来と同様に
液晶コントローラｔ１）は液晶表示画面（４０）へ上側
表示データと下側表示データとをＬＤＵ （２９）とＬ
ＤＬ （３０）とで同時に送出する。この送出された上
側表示データはＬ＆ｌ）Ｌ （２９）でセレクタ（３９
）に直接送られるが、下側表示データはＬＤＬ （３０
）からラインデータメモリ（３６）に一時記憶される。
液晶コントローラｔ１）は液晶表示画面（４０）へ上側
表示データと下側表示データとをＬＤＵ （２９）とＬ
ＤＬ （３０）とで同時に送出する。この送出された上
側表示データはＬ＆ｌ）Ｌ （２９）でセレクタ（３９
）に直接送られるが、下側表示データはＬＤＬ （３０
）からラインデータメモリ（３６）に一時記憶される。
セレクタ（３９）は、始めの第１の周期に上側表示デー
タを選択し、これを液晶表示画面（４０）に送出する。
タを選択し、これを液晶表示画面（４０）に送出する。
上側表示でデータを送出し終わると、次の第２の周期と
してセレクタ（３９）はラインデータメモリ（３６）に
記憶した下側データをドライバ（３８）を通じて選択し
、液晶表示画面に（４０）に送出する。下側表示データ
を送出し終わると、セレクタ（３９）はその次の第３の
周期で再び上側表示データを送出することになる。この
ような動作を繰り返し、セレクタ（３９）は上側表示デ
ータと下側表示データとを順次液晶表示画面（４０）に
送出する。
してセレクタ（３９）はラインデータメモリ（３６）に
記憶した下側データをドライバ（３８）を通じて選択し
、液晶表示画面に（４０）に送出する。下側表示データ
を送出し終わると、セレクタ（３９）はその次の第３の
周期で再び上側表示データを送出することになる。この
ような動作を繰り返し、セレクタ（３９）は上側表示デ
ータと下側表示データとを順次液晶表示画面（４０）に
送出する。
次に、液晶表示画面（４０）は送られてきたデータを液
晶制御バス（３１）からのコモンドライバ（４９）〜（
５２）の制御に従い、２００本のラスタに各データ順に
１番目、１０１Ｖｉ目、２査目、ｌＯ２査目・・・とい
う順序で表示していく。即ち、コモンドライバ（４９）
〜（５０）の組と（５１）〜（５２）の組が交互に制御
され、１＠目のラインの次は１０１香目のライン、その
次は２番目のラインという順序になる。
晶制御バス（３１）からのコモンドライバ（４９）〜（
５２）の制御に従い、２００本のラスタに各データ順に
１番目、１０１Ｖｉ目、２査目、ｌＯ２査目・・・とい
う順序で表示していく。即ち、コモンドライバ（４９）
〜（５０）の組と（５１）〜（５２）の組が交互に制御
され、１＠目のラインの次は１０１香目のライン、その
次は２番目のラインという順序になる。
なお、液晶コントローラは従来のスピードでは、データ
転送時間が２倍になるためにクロックレートを２倍に上
げ、即ち、従来のクロックの１周期中に前半周期と後半
周期とを設け、前半周期ではＬＤＵ （２９）からの出
力を、後半周期ではドライバ（３９）からの出力を液晶
表示画面（４０）側に出力することにする。
転送時間が２倍になるためにクロックレートを２倍に上
げ、即ち、従来のクロックの１周期中に前半周期と後半
周期とを設け、前半周期ではＬＤＵ （２９）からの出
力を、後半周期ではドライバ（３９）からの出力を液晶
表示画面（４０）側に出力することにする。
この発明は以上説明したとおり、従来の液晶コントロー
ラで２分割された液晶表示データを１本化することで、
従来の液晶表示装置を使用しながら安価な１／２００デ
ユーテイの液晶表示画面を使用出来るという効果がある
。
ラで２分割された液晶表示データを１本化することで、
従来の液晶表示装置を使用しながら安価な１／２００デ
ユーテイの液晶表示画面を使用出来るという効果がある
。
第１図はこの発明の一実施例を示すブロック図、第２図
は従来の液晶表示制御回路の一例を示すブロック図であ
る。 ＋ｌ） ハ液晶コントＥ：Ｉ −５、（２１ハＶ −Ｒ
ａＭ、 １３１はアドレスラッチ、（４）はデータセパ
レータ、（５）はアトリビュートデコーダ、（６）はキ
ャラクタジェネレータ、（８）は上側画面、（９）は下
側画面、（２９）はＬＤＵ 。 （３０）はＬＤＬ、（３１）は液晶制御バス、（３６）
はラインデータメモリ、（３７）はメモリコントローラ
、（３８）はドライバ、（３９）はセレクタ、（４０）
は１／２００デユーテイ比を持つ液晶表示画面、（４１
）〜（４８）はセグメントドライバ、（４９）〜（５２
）はコモンドライバである。 なお、各図中同一符号は同−又は相当部分を示すものと
する。
は従来の液晶表示制御回路の一例を示すブロック図であ
る。 ＋ｌ） ハ液晶コントＥ：Ｉ −５、（２１ハＶ −Ｒ
ａＭ、 １３１はアドレスラッチ、（４）はデータセパ
レータ、（５）はアトリビュートデコーダ、（６）はキ
ャラクタジェネレータ、（８）は上側画面、（９）は下
側画面、（２９）はＬＤＵ 。 （３０）はＬＤＬ、（３１）は液晶制御バス、（３６）
はラインデータメモリ、（３７）はメモリコントローラ
、（３８）はドライバ、（３９）はセレクタ、（４０）
は１／２００デユーテイ比を持つ液晶表示画面、（４１
）〜（４８）はセグメントドライバ、（４９）〜（５２
）はコモンドライバである。 なお、各図中同一符号は同−又は相当部分を示すものと
する。
Claims (1)
- 【特許請求の範囲】 液晶表示装置の表示画面の上半分に表示するデータを上
側画面用画像情報表示データバスに出力し、同時に上記
表示画面の下半分に表示するデータを下側画面用画像情
報データバスに出力するよう構成された液晶表示制御回
路において、 液晶表示装置が表示画面の上半分と下半分とを通じ共通
な１組のセグメントドライバだけを持つ場合に対し、 上記下側画面用画像情報表示データバスからの出力を表
示画面の１ライン分だけ一時記憶するラインデータメモ
リ、 上記上側画面用画像情報表示データバスからの出力と上
記ラインデータメモリからの出力とを入力し、この２入
力を半周期ごとに交互に切り替えて上記１組のセグメン
トドライバに入力するセレクタ、 上側画面用画像データが上記セグメントドライバに入力
されている半周期においては表示画面の上半分に対する
コモンドライバを順次制御し、下側画面用画像データが
上記セグメントドライバに入力されている半周期におい
ては表示画面の下半分に対するコモンドライバを順次制
御する手段、を付加することを特徴とする液晶表示制御
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24721186A JPS63101898A (ja) | 1986-10-17 | 1986-10-17 | 液晶表示制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24721186A JPS63101898A (ja) | 1986-10-17 | 1986-10-17 | 液晶表示制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63101898A true JPS63101898A (ja) | 1988-05-06 |
Family
ID=17160098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24721186A Pending JPS63101898A (ja) | 1986-10-17 | 1986-10-17 | 液晶表示制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63101898A (ja) |
-
1986
- 1986-10-17 JP JP24721186A patent/JPS63101898A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008068B1 (ko) | 표시 데이타의 변환 방법 및 그 장치 | |
| US6005537A (en) | Liquid-crystal display control apparatus | |
| JPS62269989A (ja) | 表示制御装置 | |
| US5107255A (en) | Control device for a display apparatus | |
| JPH06186942A (ja) | 表示装置 | |
| JPS63101898A (ja) | 液晶表示制御回路 | |
| JP2920919B2 (ja) | インターフェイス装置 | |
| JPH11231847A (ja) | 液晶ディスプレイ・コントローラ | |
| JP3523938B2 (ja) | 表示制御装置 | |
| JP3484855B2 (ja) | 駆動装置 | |
| JPS6020764B2 (ja) | マトリクス表示装置 | |
| JP2943067B1 (ja) | 表示制御方法及び装置 | |
| JP3319031B2 (ja) | 表示装置 | |
| JPS604988A (ja) | 画像表示装置 | |
| JPS6250818A (ja) | Ｌｃｄ表示装置 | |
| JPH08272340A (ja) | 液晶駆動装置およびそれを用いた携帯機器 | |
| JPS6078481A (ja) | キヤラクタ表示装置 | |
| JP3074378B2 (ja) | 表示制御方法及び装置 | |
| JPS63131181A (ja) | 文字表示装置 | |
| JPS6295584A (ja) | ドツトマトリツクス形表示装置 | |
| JPS61235891A (ja) | 表示制御システム | |
| JPS6219897A (ja) | Ｃｒｔコントロ−ラによる液晶デイスプレイの制御方式 | |
| JPS6050592A (ja) | ドットマトリクス液晶表示装置の駆動回路 | |
| JPS62150290A (ja) | 文字表示装置 | |
| JPH04309992A (ja) | 蛍光表示管の駆動回路 |