JPS63100805A - 信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 近年の制御装置や制御盤などはその制御対象が複雑にな
り、また制御方式も高度になっている。

本発明は、論理回路やアナログ回路の試験用として、多
チャンネルに亘り任意のタイミングやインターバルを持
つデジタル信号やアナログ信号を発生するｆＡ置に関す
るもので２例えば制御盤の如き多数の入出力端子を持つ
ものをはじめ、工作機械、ロボット装置、搬送装置、そ
の他諸種の自動機械などの制御部の動作試験、エージン
グ試験などに用いて好適なものである。

［従来の技術］ 従来用いられて来たアナログ用やデジタル用の試験用発
振器は、一般に１個または２ｆｌｌｉｌの出力を持つも
のが殆とであるから、それによって多数の入出力端子を
持つ制御部の動作試験、エージング試験などを行う場合
は、一部分ずつしか試験を行うことができなかった。故
に全般的な試験を行う場合は必要な台数の発振器を集め
て来なければならないなとの不便さがあった。

またデジタルとアナログが混在しているようなシステム
では双方の発振器を備える必要があり、しかもデジタル
とアナログとの発振波形の間で同期を取る必要がある場
合などは更に面倒であり、また従来使用されている発振
器は周期波形の発生しか出来ないので、これらの試験で
よく嘱望される非周期波形の出力については諦めるしか
なかった。

なお同時ミこ多チャンネルの信号を発生させる方式とし
て１例えば近年発達して来た電子楽器用の各種の波形発
生用のＬＳＩ（大規模集積回路）を使用する方法がある
。しかしこの場合は発生波形に限定があり、特に非周期
波形の発生は難しいなどの欠点があった。

［発明の目的コ 本発明の目的は、制御盤、工作機械、ロボット装置、搬
送装置、その他諸種の自動機械などの如き多数の入出力
端子を持つ制御部の動作試験、エージング試験なとの試
験用として、多チャンネルに亘り任意のタイミングやイ
ンターバルをもつデジタルおよびアナログの波形信号を
設定し表示出力する装置を提供することにある。

［発明の概要コ 本発明の装置は論理回路、シーケンス回路、アナログ回
路およびこれらの回路を応用した装置の試験用信号発生
装置であって、記憶回路や入出力インターフェイス、Ｄ
Ａコンバータおよびマイクロコンピュータなどの演算機
能をもつブロックなどを中心に構成され、それらに付属
するキーボードなどの入力機器からの設定によって、多
チャンネルに亘り任意のタイミングやインターバルをも
つ波形の信号を発生し出力する手段を備えたことを特徴
とするものである。

［発明の構成と実施例］ 本発明は近年発達してきたマイクロコンピュータ・シス
テムを中心とした回路によりデジタル波形を、またそれ
とＤＡＣ（Ｄｉ３ｉｔａｌ　ｔｏ　Ａｎａｌｏｇ　Ｃｏ
ｎｖｅｒｔｅｒ）などを組合せることによりアナログ波
形を同時に発生できるようにしたことなどを特徴とする
ものである。すなはちマイクロコンピュータシステムな
とのメモリ領域に、キーボードなどのデータ入力機器か
ら入力し格納するとか、予め書込んでおくとかした波形
データを順次出力するものである。

これらのメモリに格納されたデータを順次出力するには
、主に次の２つの方法が考えられる。

（１）プログラムによりＣＰ　Ｕ　（Ｃｅｎｔｒａｌ　
Ｐｒｏｃｅｓｓｉｎ３　Ｌｌｎｉｔ）を介して出力する
。

（２）　Ｄ　ＭＡ（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃ
ｃｅｓｓ）により出力する。

このうち（１）の方法によれば、その波形を出力するタ
イミングなどを自由に変化できる利点があるがＣＰＵは
その実行速度が遅く、依ってあまり周波数を高くするこ
とはできない。

他方、ハードウェアによってメモリの内容を読み出し出
力する所謂ＤＭＡ方式によれば、その実行速度はＣＰＵ
よりも逼かに早いので（２）の方法によれば高い周波数
の波形まで出力することができる。しかし出力チャンネ
ル毎にタイミングなどを変化させることは非常に難しい
ので、目的によってそれらの手法を組合せて用いるのが
よいと考えられる。

また−船釣にこのような用途に間してはアナログ出力の
チャンネル数はデジタル出力のチャンネル数に比べて非
常に少なくて済み、またデジタル関係の出力は各チャン
ネル苺に種々のタイミングやインターバルを持つもの、
さらに非周期波形などが要求される。その反面、アナロ
グの場合は周期波形のみでよいが、デジタルに比べて高
い周波数までの出力を要求される場合が多い。またこの
ような系においての非周期波形は、メモリの容量が有限
である限り、繰り返し周期が長いだけで必ず周期関数と
なることは止むを得まい。

第１図に示す実施例は前記のような理由から。

８チヤンネルのデジタル波形出力はＣＰＵを介してその
プログラムによって制御し、また１チヤンネルのアナロ
グ波形出力はＤＭＡ方式によって制御する場合を示した
ものである。勿論要求によってはその逆にデジタル波形
出力はＤ　Ｍ　Ａによって出力し、アナログ波形出力は
ＣＰＵを介してプログラムによって出力してもよい。

ＣＰＵＩはアドレスバス用のバッファ回路やアドレスデ
コーダ回路などから成る番地発生回路２によってアドレ
スやチップセレクトなどを含む信号ＡＤＨを作成してメ
モリや周辺回路をアクセスし、　　ＲＯＭ　（Ｒｅａｄ
　０ｎｌｙ　Ｍｅｍｏｒｙ）　３に書込まれているプロ
グラムによってＲＡ　Ｍ　（Ｒａｎｄｏｍ　Ａｃｃｅｓ
ｓＭｅｍｏｒｙ）　４　ａをシステムエリアとして動作
する。

また付属するキーボード５によって打込まれたデータや
コマンドは、入出力１　／　Ｆ　（Ｉｎｔｅｒ　Ｆａｃ
ｅ）６を介してＣＰＵＩに取込まれて判定され、それが
波形データである場合はビデオＩ／Ｆ７によって駆動さ
れる液晶やＣＲＴ　（Ｃａｔｈｏｒｄ−ｒａｙ　ｔｕｂ
ｅ）などのディスプレイ８によってその波形を画面に表
示する。

それがデジタル波形である場合にはＲＡＭ４ａ上におい
て出力チャンネル出力１．　＝力ｎに対応した夫々の領
域に格納されると共に、出力コマンドによりその波形が
プログラムによって出力１／Ｆ（Ｉｎｔｅｒ　Ｆａｃｅ
）９を経て順次出力される。

またその波形データがアナログの場合には、ＡＤＨ切替
回路１２によってＣＰＵ　１とＲＡ　Ｍ　４　ａを結ぶ
データバス（ＤＡＴ）やアドレスバス（ＡＤＨ）が切り
離れてＲＡＭｄｂ側に切り替わりデータが格納・累積さ
れるが、それが終了したのちＲＡＭ４ｂはＡＤＲ切替回
路１２によって９発振回路１０の出力で駆動されＣＰＵ
　ｌのプログラムによって分周比を任意に可変できる可
変デバイダ１１の出力、すなはちアドレス選択用出力Ｍ
　Ｅ　ＭＡＤによってアクセスされ、その記憶された波
形データが順次読み出されてＤＡＣ１３に印加され。

アナログ値に変換されたのち出力バッファ１４を経て外
部に出力される。

この場合、前記の如く可変デバイダ１１はプログラムに
よって、その分周比を任意に可変できるので、ＲＡＰｖ
ｉ４ｂのアクセス速度もまた任意に変化させ得ることが
°Ｃきる。従ってＲＡＭ４ｂのアクセス速度やＤＡＣ１
３のセトリング時間などによる上限周波数以内であれば
どのような周波数の波形出力も可能である。

依ってデジタル波形とアナログ波形を同時に出力するよ
うな場合においては、デジタル波形はＣＰＵＩの介入に
よって出力されることを利用してその立上がりまたは立
ち下がり毎に時間を測定し。

その結果から算出した値に可変デバイダ１１の分周比を
設定することによって、同期のとれたアナログ波形とデ
ジタル波形との出力を得ることも可能である。但し可変
デバイダ１１の分周比を設定する場合には、過渡的に出
力波形やタイミングが乱れるので動作の最中に行うこと
は避けた方が良く、この方法は非周期波形には応用し難
く周期波形の場合に限られる。もし非周期波形において
も同期を取りたい場合は前記の如く周波数特性が３化す
るが、デジタルおよびアナログ双方共ＣＰＵ１を介して
波形を出力するようにしなければならない。

また−船釣に波形の出力は２割込みを利用して一定時間
々隔で行わなければならず、さもないとプログラムを実
行するタイミングの差によって出力波形にジッタなどの
位相差が起きる。

前記の如き方式において発生させたアナログの出力波形
は階段波となり、そのま＼では試験用の波形として具合
の悪い場合も多いのでフィルタリングを行わなければな
らない。このような場合は通常バンドパス型やローパス
型の周波数過択特性をもっているフィルタが使用される
が、この場合はそれらの中心周波数やカットオフ周波数
を設定周波数に応じて移動させなければならない。

他方、可変周波数型のフィルタは一般にスイッチドキャ
パシタ（Ｓｗｉｔｃｈｅｄ　Ｃａｐａｃｉｔｅｒ）方式
のものが多く、従って周波数特性を変えるには印加する
クロック周波数を変ＩＩｌ：させればよい。

第２図は可変デバイダ１１の出力を可変周波数特性型の
フィルタ１５に印加し、ＣＰＵＩからのデータにより設
定されたアナログチャンネルの出力周波数に応じて可変
デバイダ１１の分周比を変化させ、その時点の出力周波
数に応じたフィルタリング特性を得るようにした実施例
を示すもので。

その他の構成は第１図のものと同じである。

フィルタ１５の関係回路をこのような構成にすることに
より出力周波数に応じて常に適当なフィルタリング特性
を得ることができ、リップル等の無い明瞭な波形の出力
を得ることができる。

またデジタル用の出力１／Ｆ９にはフォトカブラなどを
、そしてアナログ用の出力バッファ１４は絶紗アンプな
どを利用して９人出力を分離した方が外部から信号発生
装置内部に侵入するノイズの防止になる。さらに出力端
に接続される外部負荷同士での回り込みによる事故も防
止できる。

なお可変デバイダ１１はＣＰＵ　１からのコマンドによ
って周波数を変えることのできる回路９例えばフェーズ
ロックループ回路などによっても代替可能であることは
明白である。

［発明の効果コ 前記の如〈従来用いられて来たアナログ用やデジタル用
の試験用発振器は、一般に１個または２個の出力を持つ
ものが殆どであり、従って多数の入出力端子を持つ制御
部についての種々の試験を行う場合は一部分ずつしか試
験を行うことができず、全般的な試験を行う場合は必要
な台数の発振器を集めて来なければならないなどの不便
さがあった。しかも、一般にアナログ用とデジタル用の
発振器は別途のものであり、従って試験対象がアナログ
回路とデジタル回路が混在しているようなシステムの場
合は、双方の発振器が必要であった。

しかるに本発明により、多チャンネルに亘り任意のタイ
ミングやインターバルをもつ波形の信号を設定し出力が
でき、さらにデジタル信号やアナログ信号を１台で発生
することを可能にしたので。

前記の如き各種の装置の試験には最適である。特にコン
ピュータを介在させたために性能の割合に部品点数が僅
少で済み、小形にできるのでボータビリティが抜群に良
く、出張して行う現場調整などに威力を発揮するもので
ある。

【図面の簡単な説明】

第１図は本発明に係る信号発生装置の構成例を示すブロ
ックダイアグラム、第２図はＣＰＵからのデータにより
設定されたアナログチャンネルの出力周波数に応じて可
変デバイダ９ｂの分周比を変化させ、その時点の出力周
波数に応じたフィルタリング特性を得るようにした例を
示すブロック図である。 符号１はＣＰ　Ｕ、　　　　　　　２は番地発生回路３
はＲＯＭ、　　　　　　　　４はＲＡＭ。 ５はキーボード、　　　　　　６は入出力１／Ｆ。 ７はビデオＩ／Ｆ　　　　　　８はディスプレイ。 ９は出力１／Ｆ、　　　　　　１０は発振回路。 １１は可変デバイダ、　　　１２はＡＤＨ切替回路。 １３はＤＡＣ，１４は出力バッファ。 １５はフィルタ

Claims (1)

1. 【特許請求の範囲】 １、論理回路、シーケンス回路、アナログ回路およびこ
   れらの回路を応用した装置の試験用信号発生装置であっ
   て、記憶回路や入出力インターフェイス、ＤＡコンバー
   タおよびマイクロコンピュータなどの演算機能をもつブ
   ロックを中心に構成され、これに付属する入力機器から
   の設定によって、多チャンネルに亘り任意のタイミング
   およびインターバルをもつ波形の信号を発生し出力する
   手段を備えたことを特徴とする信号発生装置 ２、前記任意のタイミングおよびインターバルに設定し
   た波形の信号を表示するディスプレイを備えたことを特
   徴とする特許請求の範囲第１項記載の信号発生装置 ３、任意の位相関係を持つアナログ波形とデジタル波形
   とを発生できるようにしたことを特徴とする特許請求の
   範囲第１項記載の信号発生装置 ４、発生周波数がクロック周波数に依存して可変できる
   コンピュータやデジタル回路で発生させた階段波のリッ
   プル等を駆除するデジタルフィルタを介入させ、その駆
   動周波数を前記デジタル回路のクロック周波数と連動さ
   せて常にデジタルフィルタの同調周波数が発生周波数の
   最適値付近にあるようにしたことを特徴とする特許請求
   の範囲第１項記載の信号発生装置