JP3155029B2 - 正弦波発生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＬＣＲメータ等で、
例えば測定に際して被測定体に印加するために、正弦波
の信号を発生する正弦波発生装置に関するものである。

【０００２】

【従来例】従来、この種の正弦波発生装置は、例えば図
３に示す構成をしており、所定周波数の基準クロックを
入力し、そのｎ倍の周波数（ｆｃｋ）のクロックを出力
するＰＬＬ部１と、このＰＬＬ部１からのクロックをカ
ウントするカウンタ部２と、予め正弦波を所定数に分割
したデータ（例えば２０００個の８ビットデータ）を記
憶し、そのカウンタ部２のカウント値をアドレス（例え
ばＡ０乃至Ａ１０）とし、その２０００個のデータを順
次読み出し可能な記憶部（メモリ；ＲＯＭ）３と、この
記憶部３から読み出したデータをアナログ変換するＤ／
Ａ変換器４と、このＤ／Ａ変換器４で変換したアナログ
信号を波形整形して正弦波の信号とし、かつその正弦波
に含まれる高調波成分を除去するフィルタ部５とを備え
ている。

【０００３】この場合、上記記憶部３から読み出したデ
ータがＤ／Ａ変換器４でアナログ変換され（図４の実線
に示す）、この変換されたアナログ信号がフィルタ部５
で正弦波に波形整形される（図４の破線に示す）。

【０００４】また、上記ＰＬＬ部１の出力クロックの周
波数（ｆｃｋ）を可変制御することにより、図４の破線
で示す正弦波の周波数を可変することができる。さらに
は、上記ＰＬＬ部１に入力する基準クロックに精度のよ
いものを使用することにより、上記フィルタ部５の出力
正弦波の信号の精度向上を図ることができる。

【０００５】

【発明が解決しようとする課題】ところで、上記正弦波
発生装置においては、上記フィルタ部５の出力正弦波の
周波数を可変する場合、上記ＰＬＬ部１を制御し、その
出力クロックの周波数を可変すればよいが、そのクロッ
クの周波数の可変により、その出力正弦波に含まれる高
調波成分の周波数が変わるため、そのフィルタ部５の遮
断周波数を変えないと、その高調波成分を除去すること
ができない。

【０００６】そのため、得ようとする正弦波に応じ、異
なる遮断周波数のフィルタを複数個設け、かつこれら複
数個のフィルタを切り替える必要があり、しかもその正
弦波の周波数の種類によっては、フィルタの数が膨大に
なる。また、フィルタを１つで済まそうとすると、得ら
れる正弦波の周波数が限られてしまうことになる。

【０００７】この発明は上記課題に鑑みなされたもので
あり、その目的は所定遮断周波数のフィルタが１つで、
種々周波数の正弦波を得ることができ、かつその正弦波
に含まれる高調波成分を除去することができるようにし
た正弦波発生装置を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、この発明は、所定周波数の基準クロックを入力し、
この入力したクロックのｎ倍の周波数のクロックを出力
するＰＬＬ部と、このＰＬＬ部の出力クロックをカウン
トするカウンタ部と、予め正弦波のデータを記憶し、そ
のカウンタ部のカウント値をアドレスとしてそのデータ
を読み出し可能な記憶部と、その読み出したデータをア
ナログ変換するＤ／Ａ変換部と、この変換したアナログ
信号を波形整形して正弦波とし、かつその正弦波に含ま
れる高調波成分を除去する固定遮断周波数のフィルタ部
とを備えた正弦波発生装置において、上記正弦波のデー
タを正弦波の分割数が異なり、その分割数毎に同数のデ
ータに代え、これら同数のデータを異なる上位ビット
で、共通アドレスの各領域にそれぞれ記憶し、かつ上記
カウンタ部のカウント値をその共通アドレスにするとと
もに、その上位ビットのアドレスにより、所定分割数の
正弦波のデータを読み出し可能な記憶部と、上記フィル
タ部から出力する正弦波の周波数可変に応じてその記憶
部の上位ビットのアドレスを変え、所定分割数に応じた
領域を指定し、かつ上記ＰＬＬ部の出力クロックの周波
数を制御し、その指定した領域の正弦波のデータを読み
出し可能とする制御手段とを備え、上記ＰＬＬ部の出力
クロックの周波数を一定とし、あるいは上記正弦波に含
まれる高調波成分の周波数より大きい周波数の範囲でそ
の出力クロックの周波数を可変し、上記固定遮断周波数
のフィルタ部にてその高調波成分を除去可能としたこと
を要旨とする。

【０００９】

【作用】上記構成としたので、上記記憶部が上記上位ビ
ットアドレスおよび共通アドレスより複数の領域に分け
られており、正弦波の分割数が異なり、その分割数毎に
同数のデータ、つまり分割数×周期分を同じとした正弦
波のデータがそれら各領域に記憶されている。

【００１０】そして、所定周波数の正弦波を得る場合、
その周波数に対応する領域の正弦波のデータが順次読み
出され、これらデータが上記Ｄ／Ａ変換部でアナログ変
換され、この変換アナログ信号が上記フィルタ部に通さ
れて正弦波に波形整形される。

【００１１】したがって、上記記憶部のデータ読み出し
タミングがその得ようとする正弦波の周波数と無関係に
一定値でよく、つまりＰＬＬ部の出力クロックの周波数
を一定にすることができることから、その正弦波に含ま
れる高調波成分の周波数を除去するフィルタ部の遮断周
波数を可変する必要がない。

【００１２】また、より多くの種類の周波数の正弦波を
得る場合、得ようとする正弦波に近い周波数に対応する
領域の正弦波のデータを読み出すことになるが、このと
きその領域の読み出しタイミングが上記一定値より僅か
にずらした値にされる。

【００１３】この場合、上記ＰＬＬ部の出力クロックの
周波数が僅かにずらされるが、この周波数の可変により
正弦波に含まれる高調波成分の周波数がその正弦波の周
波数より大きい値以上であることから、上記固定遮断周
波数のフィルタ部で除去可能な範囲内である。

【００１４】このように、その記憶部のデータ読み出し
タイミング、つまり上記ＰＬＬ部の出力クロックの周波
数を一定とし、あるいは僅かに可変するだけ、種々異な
る周波数の正弦波を得ることができ、またその出力クロ
ックの周波数を一定とし、あるいは僅かに可変すればよ
いことから、その正弦波に含まれる高調波成分を上記固
定遮断周波数のフィルタ部で除去することができる。

【００１５】

【実施例】以下、この発明の実施例を図１および図２に
基づいて説明する。なお、図中、図３と同一部分および
それと相当する部分には同一符号を付し重複説明を省略
する。

【００１６】図１において、この正弦波発生装置は、正
弦波の分割数が異なり、その分割数毎に同数のデータ
（正弦波のデータ）を異なる上位ビット（例えばＡ１
１，Ａ１２，Ａ１３）で、共通アドレス（例えばＡ０乃
至Ａ１０）の各領域にそれぞれ記憶し、かつカウンタ部
２のカウント値をその共通アドレスとするとともに、そ
の上位ビットのアドレスにより、所定分割数の正弦波の
データを読み出し可能な記憶部（メモリ；ＲＯＭ）６を
備えている。

【００１７】例えば図２を参照して詳しく説明すると、
記憶部６には、Ａ１１，Ａ１２，Ａ１３の上位ビットア
ドレスで、Ａ０乃至Ａ１０を共通アドレスとする各領域
６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆ，６ｈが設けられ
ている。

【００１８】上記領域６ａには予め正弦波を２５分割数
とし、かつその８０周期分のデータ（２０００個のデー
タ）が記憶され、上記領域６ｂには予めその正弦波を５
０分割とし、かつその４０周期分のデータ（２０００個
のデータ）が記憶され、上記領域６ｃには１００分割数
で、２０周期分のデータ（２０００個のデータ）が記憶
され、上記領域６ｄには２００分割数で、１０周期分の
データ（２０００個のデータ）が記憶され、上記領域６
ｅには２５０分割数で、８周期分のデータ（２０００個
のデータ）が記憶され、上記領域６ｆには５００分割数
で、４周期分のデータ（２０００個のデータ）が記憶さ
れ、上記領域６ｇには１０００分割数で、２周期分のデ
ータ（２０００個のデータ）が記憶され、上記領域６ｈ
には２０００分割数で、１周期分のデータ（２０００個
のデータ）が記憶されている。

【００１９】なお、上記分割数と出力正弦波の周波数
（ｆｏ）とは、例えば下記表１に示す関係になってい
る。

【００２０】

【表１】 次に、上記構成の正弦波発生装置の動作の一例を上記表
１を参照して説明すると、得ようとする正弦波の周波数
（ｆｏ）を１００ｋＨｚとする。

【００２１】すると、表１から明らかなように、正弦波
の分割数２５の領域６ａのデータを読み出すため、記憶
部６の上位ビットのアドレスＡ１１，Ａ１２，Ａ１３が
（０，０，０）にされる。なお、その上位ビットのアド
レス（データ切替信号）は、図示しない制御部（例えば
ＣＰＵ）から出力されている。

【００２２】この場合、上記上位ビット以下のアドレス
Ａ０乃至Ａ１０をカウンタ部２のカウント値で得ること
になるが、そのカウンタ部２のクロックの周波数（ｆｃ
ｋ）、つまりＰＬＬ部１の出力クロックの周波数は２．
５ＭＨｚであり、そのカウンタ部２のカウント値によ
り、１００ｋＨｚの正弦波で、その８０周期分のデータ
が順次出力される。

【００２３】また、得ようとする正弦波の周波数（ｆ
ｏ）を５０ｋＨｚとすると、表１から明なかように、正
弦波の分割数５０の領域６ｂのデータを読み出すため、
記憶部６の上位ビットのアドレスＡ１１，Ａ１２，Ａ１
３が（１，０，０）にされる。

【００２４】この場合、その領域６ｂのデータの読み出
しタイミングは上記領域６ａと同じでよいことから、カ
ウンタ部２のクロックの周波数（ｆｃｋ）は２．５ＭＨ
ｚでよく、そのカウンタ部２のカウント値により、５０
ｋＨｚの正弦波で、その４０周期分のデータが順次出力
される。

【００２５】以下同様に、表１に示す出力正弦波の周波
数（ｆｏ）が２５ｋＨｚ、１２．５ＭＨｚ、１０ＭＨ
ｚ、５ＭＨｚ、２．５ＭＨｚおよび１．２５ＭＨｚであ
る場合、それぞれ領域６ｃ，６ｄ，６ｅ，６ｆ，６ｇ，
６ｈのデータを読み出すことになるが、その読み出しタ
イミングは上記と同じ２．５ＭＨｚでよいことになる。

【００２６】このように、ＰＬＬ部１の出力クロックの
周波数（ｆｃｋ）が一定でよいことから、上記記憶部６
から読み出したデータをＤ／Ａ変換器４でアナログ信号
に変換し、このアナログ信号をフィルタ部５で波形整形
して正弦波を得る際、その正弦波に含まれる高調波成分
の周波数が２．５ＭＨｚ以上になる。

【００２７】したがって、そのフィルタ部５の遮断周波
数を３００ｋＨｚに固定すれば、上記１００ｋＨｚ、５
０ｋＨｚ、２５ｋＨｚ、１２．５ｋＨｚ、１０ｋＨｚ、
５ｋＨｚ、２．５ｋＨｚおよび１．２５ｋＨｚの正弦波
の高調波成分を十分除去することができることから、そ
のフィルタ部５の遮断周波数を可変する必要もなく、つ
まり異なる遮断周波数のフィルタを複数個を設ける必要
もない。

【００２８】ここで、得ようとする正弦波の周波数（ｆ
ｏ）を上記１００ｋＨｚ、５０ｋＨｚ、２５ｋＨｚ、１
２．５ｋＨｚ、１０ｋＨｚ、５ｋＨｚ、２．５ｋＨｚお
よび１．２５ｋＨｚ以外の周波数、つまりそれらの間の
周波数を０．１ｋＨｚステップとする場合、各分割数に
おいてＰＬＬ部１の出力クロックの周波数（ｆｃｋ）
を、例えば２．５ＭＨｚ乃至１．２５ＭＨｚの間で、１
０ｋＨｚステップで可変すればよい。

【００２９】詳しく説明すると、得ようとする正弦波の
周波数が５０ｋＨｚ乃至１００ｋＨｚの間で、０．１ｋ
Ｈｚステップの５０ｋＨｚ、５０．１ｋＨｚ、…９９．
８ｋＨｚ、９９．９ｋＨｚ、１００ｋＨｚである場合、
表１から明らかなように、分割数２５の領域６ａのデー
タを読み出すことになるが、この読み出しタイミング、
つまりＰＬＬ部１の出力クロックの周波数（ｆｃｋ）を
上記２．５ＭＨｚより小さい値にすればよい。

【００３０】すなわち、そのクロックの周波数（ｆｃ
ｋ）を１．２５ＭＨｚから上記１０ｋＨｚステップずつ
上げれば、上記５０ｋＨｚ以上、１００ｋＨｚ以下で、
０．１ｋＨｚのステップの周波数（ｆｏ）の正弦波を得
ることが可能である。

【００３１】また、得ようとする正弦波の周波数が２５
ｋＨｚ乃至５０ｋＨｚの間である場合、分割数５０の領
域６ｂのデータを読み出す際、ＰＬＬ部１の出力クロッ
クの周波数（ｆｃｋ）を上記２．５ＭＨｚより小さい値
とし、１．２５ＭＨｚから１０ｋＨｚステップずつ上げ
ればよい。

【００３２】以下、１２．５ｋＨｚ乃至２５ｋＨｚ、１
０ｋＨｚ乃至１２．５ｋＨｚ、５ｋＨｚ乃至１０ｋＨ
ｚ、２．５ｋＨｚ乃至５ｋＨｚ、および１．２５ｋＨｚ
乃至２．５ｋＨｚの間で、それぞれ０．１ｋＨｚのステ
ップの周波数（ｆｏ）の正弦波を得ようとした場合も、
上記同様に、ＰＬＬ部１の出力クロック周波数（ｆｃ
ｋ）を１．２５ＭＨｚ乃至２．５ＭＨｚの間で可変すれ
ばよい。

【００３３】このように、正弦波の分割数を、例えば２
５、５０、１００、２００、２５０、５００、１００
０、２０００とし、かつ正弦波の周期を、例えば８０、
４０、２０、１０、８、４、２、１としたそれぞれ同数
のデータを上位ビットアドレスおよびそれ以下の共通ア
ドレスによる各領域６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６
ｆ，６ｇ，６ｈに記憶するようにしたので、得ようとす
る正弦波の周波数に応じて、上記上位ビットを選択し、
所定領域のデータを読み出し可能とし、かつその読み出
しタイミング、つまりＰＬＬ部１の出力クロックの周波
数を一定値、例えば２．５ＭＨｚとし、あるいは１．２
５ＭＨｚから２．５ＭＨｚの間で可変すればよい。

【００３４】これにより、１．２５ｋＨｚから１００ｋ
Ｈｚの間で、０．１ｋＨｚステップの種々周波数の正弦
波を得ることができる。また、上記記憶部６から読み出
したデータをアナログ変換し、この変換したアナログ信
号をフィルタ部５に通して正弦波を得る際、この得る正
弦波にはその正弦波の周波数（１００ｋＨｚ）と比較し
て大きい周波数（１．２ＭＨｚ以上）の高調波成分が含
まれるが、フィルタ部５の遮断周波数を一定値、例えば
３００ｋＨｚに固定して、その１．２ＭＨｚ以上の高調
波成分をそのフィルタ部５で除去することができる。

【００３５】したがって、複数の異なる遮断周波数のフ
ィルタを設け、かつそれらフィルタを切り替える必要も
なく、つまり固定遮断周波数のフィルタが１つで済ませ
られることから、その占有率を小さくすることができ
る。

【００３６】なお、上記実施例では表１に示した正弦波
の周波数を例にして説明したが、その表１以外の周波数
の正弦波を得る場合にも同様に適用することができ、こ
の場合記憶部６のデータ量、表１の内容を変更すればよ
い。

【００３７】

【発明の効果】以上説明したように、この発明によれ
ば、所定周波数の基準クロックによりＰＬＬ部でｎ倍の
周波数のクロックを得、このクロックをカウンタ部でカ
ウントし、予め正弦波のデータを記憶部に記憶し、その
カウンタ部のカウント値をアドレスとしてその記憶部の
データを読み出し、この読み出したデータをアナログ変
換し、この変換したアナログ信号をフィルタ部に通して
正弦波を得る正弦波発生装置において、前記記憶部に代
えて、予め正弦波の分割数が異なり、その分割数毎に同
数のデータを異なる上位ビットで、共通アドレスの各領
域に記憶し、かつそのカウンタ手段のカウント値をその
共通アドレスにするとともに、その上位ビットのアドレ
スにより、所定分割数の正弦波のデータを読み出し可能
なメモリ（ＲＯＭ）を用い、上記フィルタ部から出力す
る正弦波の周波数可変に応じてそのメモリの上位ビット
アドレスを変え、所定領域のデータを読み出し、かつそ
の読み出しタイミングである上記ＰＬＬ部の出力クロッ
クの周波数を一定とし、あるいは上記高調波成分の周波
数より大きい周波数の範囲でその出力クロックの周波数
を可変可能としたので、広範囲な周波数の正弦波を種々
得ることができ、またその正弦波を得る際、その正弦波
に含まれる高調波成分がある値以上になることから、上
記フィルタ部の遮断周波数を固定とすることができ、つ
まりフィルタが１つで済ませられることから、複数のフ
ィルタを設け、かつ得ようとする正弦波の周波数に応じ
てそれらフィルタを切り替える必要もなく、フィルタの
占有率を小さくすることができ、装置の小型化、低コス
ト化が図れる。

【図面の簡単な説明】

【図１】この発明の一実施例を示す正弦波発生装置の概
略的回路ブロック図

【図２】図１に示す正弦波発生装置に用いた記憶部（メ
モリ；ＲＯＭ）の概略的模式図

【図３】従来の正弦波発生装置を示す正弦波発生装置の
概略的回路ブロック図

【図４】正弦波発生装置の動作を説明する概略的波形図

【符号の説明】

１ ＰＬＬ部 ２ カウンタ部 ４ Ｄ／Ａ変換器 ５ フィルタ部 ６ 記憶部（メモリ；ＲＯＭ）

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 所定周波数の基準クロックを入力し、そ
   の基準クロックのｎ倍の周波数のクロックを出力するＰ
   ＬＬ手段および同ＰＬＬ手段の出力クロックをカウント
   とするカウンタ手段と、 予め正弦波の分割数が異なり、その分割数毎に同一数
   （分割数×周期分）のデータを異なる上位ビットで選択
   される共通アドレスの各領域にそれぞれ記憶し、上記カ
   ウンタ手段のカウント値を上記共通アドレスとし、か
   つ、上記上位ビットのアドレスにより、所定分割数の正
   弦波データを読み出し可能な記憶手段と、上記 記憶手段から読み出された正弦波データをアナログ
   に変換するＤ／Ａ変換手段と、上記 Ｄ／Ａ変換手段で変換したアナログ信号を正弦波信
   号に波形整形するとともに、その正弦波信号に含まれる
   高調波成分を除去するための一つの固定遮断周波数のフ
   ィルタ手段と、上記 記憶手段の上位ビットのアドレスにより上記分割数
   に応じた所定の領域を選択するとともに、上記ＰＬＬ手
   段の出力クロック周波数を制御する制御手段とを備え、 上記ＰＬＬ手段の出力クロックの周波数を一定もしくは
   上記Ｄ／Ａ変換手段より出力されるアナログ信号に含ま
   れる高調波成分の周波数より大きい周波数の範囲内で可
   変として上記固定遮断周波数のフィルタ手段にて上記高
   調波成分除去可能とした ことを特徴とする正弦波発生装
   置。