JPH0522039A - 正弦波発振回路 - Google Patents

正弦波発振回路

Info

Publication number
JPH0522039A
JPH0522039A JP20141691A JP20141691A JPH0522039A JP H0522039 A JPH0522039 A JP H0522039A JP 20141691 A JP20141691 A JP 20141691A JP 20141691 A JP20141691 A JP 20141691A JP H0522039 A JPH0522039 A JP H0522039A
Authority
JP
Japan
Prior art keywords
sine wave
frequency
clock
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20141691A
Other languages
English (en)
Other versions
JP3217811B2 (ja
Inventor
Hiroshi Yamazaki
浩 山嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP20141691A priority Critical patent/JP3217811B2/ja
Publication of JPH0522039A publication Critical patent/JPH0522039A/ja
Application granted granted Critical
Publication of JP3217811B2 publication Critical patent/JP3217811B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 固定遮断周波数のフィルタで高調波を除去
し、種々の所定周波数の正弦波を得る。また疑似正弦波
を得るためのクロックの作成を容易にする。 【構成】 所定周波数fcの入力クロックを第1のフィ
ルタ部10に通して同周波数fcの正弦波を得、かつそ
の入力クロックを分周部11で1/Nに分周するととも
に、この分周したクロックをPLL部12でM倍とし、
このM/N・fc(=fs)のクロックによりインパル
ス発生部13でインパルスを発生する。サンプル/ホー
ルド部14にてそのインパルスをサンプリングのモード
制御信号とし、上記第2のフィルタ部10の出力擬似正
弦波をサンプリングし、かつホールドして周波数fc−
fsの擬似正弦波に相当する階段状の信号を出力する。
この階段状の信号(擬似正弦波の信号)を固定遮断周波
数の第2のフィルタ部15に通す。また上記M/Nを可
変し、種々周波数の正弦波を得る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、LCRメータ等で、
例えば測定に際して被測定体に印加するための正弦波の
信号を発生する正弦波発振回路に関するものである。
【0002】
【従来例】従来、この種の正弦波発振回路としては、例
えば図4に示す構成のものがあり、入力クロックパルス
を分周するバイナリ回路を3個以上直列に接続した分周
部1と、各バイナリ回路の出力に基づいてウォルシュ
(WALSH)関数波を発生するウォルシュ変換マトリ
ックス回路の変換部2と、この変換部2の出力ウォルシ
ュ関数に対し、擬似正弦波を得るに必要な重み付けを行
なって合成する合成部3と、この合成部3の出力合成波
信号を波形整形して擬似正弦波にするとともに、その擬
似正弦波に含まれる高調波を除去するフィルタ部4とを
備えている。
【0003】そして、周波数fの擬似正弦波を得る場
合、その8倍の周波数(8・f)のクロックを上記分周
部1に入力すると、その分周部1および変換部2にてそ
の周波数(8・f)のクロックに応じたウォルシュ関数
が発生される。
【0004】すると、図5に示すように、上記合成部3
にてそのウォルシュ関数に振幅の重み付けがなされ、こ
れら重み付けされたウォルシュ関数が合成される。この
合成波信号を上記フィルタ部4に通すことにより、上記
周波数fの擬似正弦波の信号を得ることができる。
【0005】この場合、上記合成部3の出力合成波信号
には低次の高調波が現れず、例えば擬似正弦波を8分割
とした場合、6次までの高調波が現れず、その低次の高
調波を抑圧することができるため、高次の高調波のみを
除去すればよいことから、後段のフィルタ部4の遮断周
波数を高く設定することができる。
【0006】また、そのフィルタ部4の遮断周波数を高
くすることができるため、出力擬似正弦波信号の応答速
度およびそのフィルタ部4の位相特性の改善を図ること
ができる。なお、詳しくは、特開昭53−117361
号公報を参照されたい。
【0007】
【発明が解決しようとする課題】しかしながら、上記正
弦波発振回路においては、出力擬似正弦波の周波数fに
対して、8・fの周波数のクロックを必要とすることか
ら、周波数可変の擬似正弦波を得ようとする場合、その
8倍の周波数のクロック、つまり高周波数のクロックを
作成しなければならず、またクロックの可変範囲が広く
なるため、そのクロックをPLL回路等で高精度に作成
することが難しいという問題点がある。
【0008】また、出力擬似正弦波の周波数を可変する
場合、入力クロックの周波数を可変すればよいが、これ
に伴ってフィルタ部4の遮断周波数を変える必要があ
り、例えば異なる遮断周波数のフィルタを複数個用意し
なければならず、かつこれらフィルタを出力正弦波の周
波数に応じて切り替えなければならない。
【0009】この発明は上記課題に鑑みなされたもので
あり、その目的は擬似正弦波を得るためのクロックを容
易に作成することができ、この擬似正弦波から正弦波を
得るフィルタの遮断周波数を固定とし、種々周波数の正
弦波を得ることができ、かつその正弦波に含まれる高調
波成分を除去することができるようにした正弦波発振回
路を提供することにある。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、所定周波数(fc)のクロックを波形
整形して同周波数の正弦波の信号とする第1のフィルタ
部と、上記周波数(fc)のクロックを1/Nに分周し
て出力する分周部と、この分周部の出力クロックをM倍
した周波数(M/N・fc=fs)のクロックを出力す
るPLL部と、このPLL部の出力クロックの立ち上が
り、あるいはその立ち下がりのタイミングでインパルス
を発生するパルス発生部と、このパルス発生部の出力イ
ンパルスをサンプリングのモード制御信号とし、上記第
1のフィルタ部の出似正弦波をサンプリングし、かつホ
ールドして階段状の擬似正弦波の信号を出力するサンプ
ル/ホールド部と、このサンプル/ホールド部から出力
した擬似正弦波の波信号を波形整形して周波数fc−f
sの正弦波の信号とするとともに、その正弦波に含まれ
る高調波を除去する固定遮断周波数の第2のフィルタ部
とを備えたことを要旨とする。
【0011】
【作用】上記構成としたので、上記M/Nを変えること
により、上記パルス発生部の出力インパルスの周期が変
えられ、つまり上記サンプル/ホールド部における周波
数(fc)の正弦波のサンプリングタイミングがずらさ
れる。
【0012】すると、そのサンプル/ホールド部から出
力される階段状の擬似正弦波の信号の周波数fc−fs
が変えられることから、この擬似正弦波の信号を上記第
2のフィルタ部に通すと、上記周波数fc−fsの正弦
波が得られ、つまり種々周波数の正弦波を得ることがで
きる。
【0013】このとき、所定周波数の擬似正弦波を得る
に際し、PLL部で発生するクロックの周波数可変範囲
が小さくて済むことから、上記入力クロックの作成が容
易である。
【0014】また、その擬似正弦波の信号が得る正弦波
を所定数に分割した形になっていることから、出力擬似
正弦波にはその分割数に応じて低次の高調波が現れず、
つまりその低次の高調波が抑えられる。
【0015】さらに、上記得る正弦波には周波数2fs
−fc以上、つまりその正弦波の周波数より大きい値以
上の周波数の高調波しか現れないことから、上記第2の
フィルタ部の遮断周波数をその高調波の除去可能な高い
値に固定することができ、種々周波数の正弦波を得る
際、その固定遮断周波数の第2のフィルタ部にてその正
弦波に含まれる高調波を除去することができる。
【0016】さらにまた、上記擬似正弦波の周波数の可
変範囲と比較して、上記M/Nの可変範囲が狭くてよい
ことから、上記出力正弦波の応答速度をより向上させる
ことができる。
【0017】
【実施例】以下、この発明の実施例を図1乃至図3に基
づいて説明する。図1において、この正弦波発振回路
は、所定周波数(fc)のクロックを波形整形して同周
波数の正弦波を得る第1のフィルタ部10と、その周波
数(fc)のクロックを1/Nに分周する分周部11
と、この分周した周波数(1/N)・fcのクロックを
M倍するPLL部12と、この周波数(M/N)・fc
(=fs)のクロックにより、例えばそのクロックの立
ち上がりでインパルスを発生するインパルス発生部13
と、このインパルスをサンプリングのモード制御信号と
し、上記第1のフィルタ部10からの出力正弦波をサン
プリング・ホールドするサンプル/ホールド部14と、
このサンプリング・ホールドした階段状の擬似正弦波の
信号(周波数fc−fs)を波形整形して正弦波とする
とともに、その正弦波に含まれる高調波を除去する固定
遮断周波数の第2のフィルタ部15とを備えている。
【0018】なお、上記M,Nは整数であり、得る正弦
波の周波数に応じて設定可能になっている。
【0019】次に、上記構成の正弦波発振回路の動作を
図2および図3のタイムチャート図を参照して説明す
る。なお、上記周波数のfcとfsとの関係はfc/2
<fs<fcを満足しているものとする。
【0020】まず、入力クロックの周波数(fc)が1
MHzであり、サンプング周波数fs(=M/N・f
c)が900kHz乃至999kHzであり、つまりM
/Nが0.9乃至0.999であるものとする。
【0021】そして、1MHzの周波数クロック(図2
(a)に示すクロック)が第1のフィルタ部10および
分周部11に入力されると、図2(b)に示すように、
入力クロックの信号が第1のフィルタ部10で波形整形
され、正弦波にされる。
【0022】一方、(図2(c)に示すように、分周部
11およびPLL部12にておいては、その入力クロッ
クがM/N倍されるが、この例の場合900kHz乃至
999kHzの何れかの周波数のクロックを得ることが
できる。
【0023】例えばそのM/Nが0.900であると、
図2(d)に示すように、900kHzのクロックによ
り、インパルス発生部13からは900kHzのクロッ
クの立ち上がりタイミングでインパルスが出力される。
【0024】このインパルスがサンプル/ホールド部1
4のモード制御信号にされているため、上記第1のフィ
ルタ部10にて波形整形された擬似正弦波(図2(b)
に示す)がそのインパルスでサンプリングされ、かつホ
ールドされる。このサンプリング・ホールドにより、階
段状の信号が得られるが、この階段状の信号は擬似正弦
波に相当し、かつfc−fs=1MHz−900kHz
=100kHzの周波数になる(図2(e)の実線に示
す)。
【0025】図3の拡大タイムチャート図を参照して詳
しく説明すると、入力クロックの周波数(fc)とPL
L部12の出力クロックの周波数(fs)とは上記M/
Nの値に応じて時間経過とともに僅かずつずれ(同図
(a)および(c)に示す)、つまりそのPLL部12
の出力クロックの立ち上がり(同図のa,b,c,d,
e,f時点)と第1のフィルタ部10の出力正弦波のゼ
ロクロス点とは時間経過とともにずれ、かつ徐々に大き
くなる(同図(b)および(c)に示す)。
【0026】そこで、上記PLL部12の出力クロック
の立ち上がりでその第1のフィルタ部10の出力正弦波
をサンプリング・ホールドすれば、同図(e)の実線に
示すように、そのPLL部12の出力クロックによるイ
ンパルスで所定数に分割した階段状の信号、つまり所定
周波数(fc−fs)の擬似正弦波の信号を得ることが
できる。
【0027】したがって、上記900kHzでサンプリ
ング・ホールドした階段状の信号(擬似正弦波の信号)
を第2のフィルタ部15に通すことにより、100kH
zの周波数(fc−fs)の正弦波を得ることができる
(図2(e)の破線に示す)。
【0028】また、上記M/Nを0.999に設定すれ
ば、第2のフィルタ部15からは周波数fc−fs=1
MHz−999kHz=1kHzの擬似正弦波が出力さ
れることから、そのM/Nを可変し、上記インパルスの
周期を変えることにより、1kHz乃至100kHzの
高周波数の擬似正弦波を得ることができることになる。
【0029】しかも、高周波数の擬似正弦波の信号を得
る際、1MHzの入力クロックについてはそれほど高精
度でなくともよく、第1のフィルタ部10に通して正弦
波を得る際、その正弦波が歪まなければよく、その入力
クロックを容易に作成することができる。
【0030】上記サンプリング・ホールドした擬似正弦
波の信号が正弦波を所定数に分割した形になっているこ
とから、例えばその正弦波の分割数が20である場合、
その擬似正弦波の信号には従来同様、19次までの高調
波は現れない。
【0031】また、その高調波の最低周波数は2fs−
fc(実験式)で表すことができ、例えば入力クロック
の周波数を1MHzとし、1kHz乃至100kHzの
擬似正弦波を得ようとする場合、第2のフィルタ部15
に通す前の擬似正弦波の信号には最低周波数800kH
z乃至998kHz以上の高調波しか現れない。
【0032】そこで、その800kHz以上の高調波を
除去すればよいことから、その擬似正弦波の信号を正弦
波に波形整形する第2のフィルタ部15の遮断周波数を
擬似正弦波の周波数(1kHz乃至100kHz)より
極めて高い値に固定することができ、つまり固定遮断周
波数のフィルタが1つでよく、第2のフィルタ部15の
設計を容易にすることができる。
【0033】また、1kHz乃至100kHzの擬似正
弦波を得る場合、PLL部12の出力クロックの周波数
を900kHz乃至999kHzの間で可変すればよ
く、つまり出力擬似正弦波の可変よりも、可変範囲が狭
いことから、その擬似正弦波の応答速度をより速くする
ことができる。
【0034】
【発明の効果】以上説明したように、この発明の正弦波
発振回路によれば、所定周波数(fc)の入力クロック
を波形整形して正弦波とする第1のフィルタと、その入
力クロックによりM/N・fc(=fs)の周波数のク
ロックを得る分周部およびPLL部と、このPLL部の
出力クロックの立ち上がりでインパルスを発生するイン
パルス発生部と、このインパルスをサンプリングのモー
ド制御信号とし、そのフィルタを通した正弦波をサンプ
リング・ホールドしてクロックの周波数をfc−fsの
正弦波に相当する階段状の信号(擬似正弦波の信号)を
出力するサンプル/ホールド部と、この擬似正弦波の信
号を波形整形して正弦波を出力し、かつその正弦波に含
まれる高調波を除去する第2のフィルタ部とを備え、上
記M/Nを可変することにより、周波数fc−fsの擬
似正弦波を得るようにしたので、その擬似正弦波の信号
を第2のフィルタ部に通して正弦波を得、かつその正弦
波の周波数を可変するに際し、その擬似正弦波の信号が
得る正弦波を所定数に分割した形になっていることか
ら、その分割数に応じて低次の高調波を抑えることがで
き、またその階段状の信号には得る擬似正弦波の周波数
より高い周波数(2fs−fc)以上の高調波しか現れ
ないことから、第2のフィルタ部の遮断周波数を高い値
に固定することができ、これにより固定遮断周波数のフ
ィルタが1つで、その正弦波に含まれる高調波を除去す
ることができ、しかもその第2のフィルタ部の設計が容
易になるという効果がある。
【0035】また、この発明によれば、周波数可変の擬
似正弦波を得る場合、入力クロックを第1のフィルタ部
に通して正弦波を得る際、その正弦波に歪が生じなけれ
ばよく、その入力クロックを作成が容易であり、かつP
LL部で発生するクロックの周波数可変範囲が小さくて
済むことから、そのクロックの作成が容易である。
【0036】さらに、この発明によれば、出力擬似正弦
波の可変に際し、上記M/Nの可変範囲がその擬似正弦
波の可変範囲より狭くてよいことから、その擬似正弦波
の応答速度の向上をより図ることができる。
【図面の簡単な説明】
【図1】この発明の一実施例を示す正弦波発振回路の概
略的ブロック図
【図2】図1に示す正弦波発振回路の動作を説明する概
略的タイムチャート図
【図3】図1に示す正弦波発振回路の動作を説明する概
略的拡大タイムチャート図
【図4】従来の正弦波発振回路の概略的ブロック図
【図5】図4に示す正弦波発振回路の動作を説明する概
略的波形図
【符号の説明】
10 第1のフィルタ部 11 分周部(1/N分周) 12 PLL部(M倍) 13 インパルス発生部 14 サンプル/ホールド部 15 第2のフィルタ部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 所定周波数(fc)のクロックを波形整
    形して同周波数の正弦波の信号とする第1のフィルタ手
    段と、 前記周波数(fc)のクロックを1/Nに分周して出力
    する分周手段と、 該分周手段の出力クロックをM倍した周波数(M/N・
    fc=fs)のクロックを出力するPLL手段と、 該PLL手段の出力クロックの立ち上がり、あるいはそ
    の立ち下がりのタイミングでインパルスを発生するパル
    ス発生手段と、 該パルス発生手段の出力インパルスをサンプリングのモ
    ード制御信号とし、前記第1のフィルタ手段の出力正弦
    波をサンプリングし、かつホールドして階段状の擬似正
    弦波の信号を出力するサンプル/ホールド手段と、 該サンプル/ホールド手段から出力した擬似正弦波の信
    号を波形整形して周波数fc−fsの正弦波の信号とす
    るとともに、その正弦波に含まれる高調波を除去する固
    定遮断周波数の第2のフィルタ手段とを備えたことを特
    徴とする正弦波発振回路。
  2. 【請求項2】 前記M/Nを変えることにより、前記サ
    ンプル/ホールド手段のサンプリングの周波数を変え、
    そのサンプル/ホールド手段の出力擬似正弦波の信号を
    前記第2のフィルタ手段に通し、種々周波数fc−fs
    の正弦波を得るとともに、その正弦波に含まれる高調波
    を除去するようにした請求項1記載の正弦波発振回路。
JP20141691A 1991-07-16 1991-07-16 正弦波発振回路 Expired - Fee Related JP3217811B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20141691A JP3217811B2 (ja) 1991-07-16 1991-07-16 正弦波発振回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20141691A JP3217811B2 (ja) 1991-07-16 1991-07-16 正弦波発振回路

Publications (2)

Publication Number Publication Date
JPH0522039A true JPH0522039A (ja) 1993-01-29
JP3217811B2 JP3217811B2 (ja) 2001-10-15

Family

ID=16440723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20141691A Expired - Fee Related JP3217811B2 (ja) 1991-07-16 1991-07-16 正弦波発振回路

Country Status (1)

Country Link
JP (1) JP3217811B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07208097A (ja) * 1994-01-24 1995-08-08 Kajima Corp ロックボルト工法
US6028076A (en) * 1996-07-03 2000-02-22 Japan Energy Corporation Purine derivative

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07208097A (ja) * 1994-01-24 1995-08-08 Kajima Corp ロックボルト工法
US6028076A (en) * 1996-07-03 2000-02-22 Japan Energy Corporation Purine derivative

Also Published As

Publication number Publication date
JP3217811B2 (ja) 2001-10-15

Similar Documents

Publication Publication Date Title
CN100428747C (zh) 线性数字调频信号的产生方法
JPH0439690B2 (ja)
US3995222A (en) Sinusoidal waveform generator
JP6694836B2 (ja) トリガ回路及びトリガ発生方法とサンプリングオシロスコープ及びサンプリング方法
JPH0522039A (ja) 正弦波発振回路
JP3649874B2 (ja) 分周回路
JPH06216646A (ja) 正弦波発生装置
KR100706217B1 (ko) 검파 장치, 방법 및 기록 매체
RU2703895C1 (ru) Способ получения цифрового сигнала у электромузыкальных инструментов
JPH0340527B2 (ja)
JP3155029B2 (ja) 正弦波発生装置
Jahn et al. DDS with Noise Reduction by Multiplier-Less Filter Methods
JPS6312424B2 (ja)
SU815900A1 (ru) Преобразователь код-частота гармо-НичЕСКОгО СигНАлА
JPH02262704A (ja) 粘弾性測定用正弦波発生回路
JP2966229B2 (ja) サンプリング周波数変換装置
SU731395A1 (ru) Калибратор фазы
JP2797034B2 (ja) 正弦波発生回路
JPH0611622Y2 (ja) 正弦波発振器
JP2000022534A (ja) 周波数シンセサイザ
JPH0511914B2 (ja)
JPH09219624A (ja) Dds方式波形発生装置
JPS5857848A (ja) デイジタル多層psk変調方式
JPH09284052A (ja) 位相差信号発生器
JPH088652A (ja) デジタル直接合成方式周波数シンセサイザ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010627

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees