JP2966229B2 - サンプリング周波数変換装置 - Google Patents

サンプリング周波数変換装置

Info

Publication number
JP2966229B2
JP2966229B2 JP5061434A JP6143493A JP2966229B2 JP 2966229 B2 JP2966229 B2 JP 2966229B2 JP 5061434 A JP5061434 A JP 5061434A JP 6143493 A JP6143493 A JP 6143493A JP 2966229 B2 JP2966229 B2 JP 2966229B2
Authority
JP
Japan
Prior art keywords
frequency
output
clock pulse
input
khz
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5061434A
Other languages
English (en)
Other versions
JPH06252749A (ja
Inventor
利王 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KENUTSUDO KK
Original Assignee
KENUTSUDO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KENUTSUDO KK filed Critical KENUTSUDO KK
Priority to JP5061434A priority Critical patent/JP2966229B2/ja
Publication of JPH06252749A publication Critical patent/JPH06252749A/ja
Application granted granted Critical
Publication of JP2966229B2 publication Critical patent/JP2966229B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は周波数Fsのサンプリン
グパルスでサンプリングされたデータを異なる周波数の
サンプリングパルスでサンプリングされたデータに変換
するサンプリング周波数変換装置に関する。
【0002】
【従来の技術】従来のサンプリング周波数変換装置は図
4に示すように、分周比(k・a)の分周器20と、分
周器20の出力と周波数fのクロックパルスとを位相比
較する位相比較器1と、位相比較器1から出力される位
相比較出力が制御電圧として供給されて発振周波数が
(k・a・f)に制御され、かつ出力を分周器20へ送
出する電圧制御発振器2とからなるPLL回路22を構
成し、PLL回路22からの出力をクロックパルスとし
て入力し、周波数fのサンプリングパルスでサンプリン
グされたデータをa/b倍オーバーサンプリングフィル
タ21によってa/b倍のオーバサンプリングをして周
波数(a/b)fのサンプリングパルスでサンプリング
されたデータに変換している。
【0003】上記した従来例において、k=100、a
=3、b=2、f=32kHzとすれば、PLL回路2
2からの出力の周波数は100×3×32kHzとな
り、周波数32kHzのサンプリングパルスでサンプリ
ングされたデータが周波数48kHz(=3×32/2
kHz)のサンプリングパルスでサンプリングされたデ
ータに変換される。
【0004】
【発明が解決しようとする課題】上記した従来例のサン
プリング周波数変換装置では入力データのサンプリング
周波数と出力データのサンプリング周波数の組合せは1
種類に限定されるという問題点があった。
【0005】本発明は、入力データのサンプリング周波
数と出力データのサンプリング周波数との組合せを複数
とすることができるサンプリング周波数変換装置を提供
することを目的とする。
【0006】
【課題を解決するための手段】本発明のサンプリング周
波数変換装置は、周波数fのクロックパルスと周波数c
・f(cは2以上の整数)のクロックパルスとを選択的
に一方の入力とする位相比較器と、位相比較器の出力を
入力とし、かつ位相比較器の一方に入力されるクロック
パルスの周波数にかかわらず周波数(k・c・a・f)
の発振をする電圧制御発振器と、電圧制御発振器の発振
出力をc分周する第1の分周器と、第1の分周器の出力
と電圧制御発振器の発振出力とを入力して前記クロック
パルスの周波数がfのときは第1の分周器の出力を選択
し、かつ前記クロックパルスの周波数がc・fのときは
電圧制御発振器の発振出力を選択して出力するセレクタ
と、セレクタからの出力を(k・a)分周して位相比較
器の他方の入力とする第2の分周器と、前記クロックパ
ルスの周波数に対応して選択的に入力される周波数fま
たは周波数c・fのサンプリングパルスによってサンプ
リングされたデータをセレクタの出力に基づいて(a/
b)倍オーバーサンプリングするオーバーサンプリング
フィルタとを備えたことを特徴とする。
【0007】本発明のサンプリング周波数変換装置は、
周波数fのクロックパルスと周波数c・f(cは2以上
の整数)のクロックパルスとを選択的に一方の入力とす
る位相比較器と、位相比較器の出力を入力とし、かつ位
相比較器の一方に入力されるクロックパルスの周波数に
かかわらず周波数(k・c・a・f)の発振をする電圧
制御発振器と、電圧制御発振器の発振出力をc分周する
第1の分周器と、第1の分周器の出力と電圧制御発振器
の発振出力とを入力して前記クロックパルスの周波数が
fのときは第1の分周器の出力を選択し、かつ前記クロ
ックパルスの周波数がc・fのときは電圧制御発振器の
発振出力を選択して出力する第1のセレクタと、第1の
セレクタからの出力を(k・a)分周して位相比較器の
他方の入力とする第2の分周器と、前記クロックパルス
の周波数に対応して選択的に入力される周波数fまたは
周波数c・fのサンプリングパルスによってサンプリン
グされたデータを第1のセレクタの出力に基づいてa倍
オーバーサンプリングする第1のオーバーサンプリング
フィルタと、第1のオーバーサンプリングフィルタから
の出力データを第1のセレクタの出力に基づいて(1/
)倍オーバーサンプリングする第2のオーバーサンプ
リングフィルタと、第1のオーバーサンプリングフィル
タの出力と第2のオーバーサンプリングフィルタの出力
との一方を選択する第2のセレクタとを備えたことを特
徴とする。
【0008】
【作用】本発明のサンプリング周波数変換装置におい
て、位相比較器に入力されるクロックパルスの周波数が
fのときは周波数(k・a・f)の信号が、位相比較器
に入力されるクロックパルスの周波数がc・fのときは
周波数(k・c・a・f)の信号がセレクタから出力さ
れる。クロックパルスの周波数に対応して入力される周
波数fまたは周波数c・fのサンプリングパルスによっ
てサンプリングされたデータが、セレクタからの出力に
基づいてオーバーサンプリングフィルタにより(a/
b)倍オーバーサンプリングされて、オーバーサンプリ
ングフィルタから、入力のサンプリング周波数がfのと
きは周波数(a/b・f)のサンプリングパルスでサン
プリングされたデータが出力され、入力のサンプリング
周波数がc・fのときは周波数(c・a/b・f)のサ
ンプリングパルスでサンプリングされたデータが出力さ
れることになる。
【0009】本発明のサンプリング周波数変換装置にお
いては、位相比較器に入力されるクロックパルスの周波
数がfのときは周波数(k・a・f)の信号が、位相比
較器に入力されるクロックパルスの周波数がc・fのと
きは周波数(k・c・a・f)の信号が第1のセレクタ
から出力される。クロックパルスの周波数に対応して入
力される周波数fまたは周波数c・fのサンプリングパ
ルスによってサンプリングされたデータが、第1のセレ
クタからの出力に基づいて第1のオーバーサンプリング
フィルタによってa倍オーバーサンプリングされて、第
1のオーバーサンプリングフィルタから、入力のサンプ
リング周波数がfのときは周波数(a・f)のサンプリ
ングパルスでサンプリングされたデータが出力され、入
力のサンプリング周波数がc・fのときは周波数(a・
c・f)のサンプリングパルスでサンプリングされたデ
ータが出力される。第1のオーバーサンプリングフィル
タの出力は第2のオーバーサンプリングフィルタによっ
て(1/)倍オーバーサンプリングされて、第2のオ
ーバーサンプリングフィルタから、入力のサンプリング
周波数がfのときは周波数(a/b・f)のサンプリン
グパルスでサンプリングされたデータが出力され、入力
のサンプリング周波数がc・fのときは周波数(c・a
/b・f)のサンプリングパルスでサンプリングされた
データが出力される。そして、第1および第2のオーバ
ーサンプリングフィルタからの出力の一方の出力が第2
のセレクタによって選択されて出力される。
【0010】
【実施例】以下、本発明を実施例により説明する。図1
は本発明の一実施例の構成を示すブロック図である。
【0011】周波数fまたは(c・f)のクロックパル
ス(cは2以上の整数)を選択的に位相比較器1の一方
の入力とし供給して、分周比(k・a)の分周器5の出
力と位相比較器1において位相比較し、位相比較器1か
ら出力される位相比較出力は周波数制御電圧として電圧
制御発振器(VCO)2に供給してVCO2の発振周波
数を(k・c・a・f)に制御する。ここで、VCO2
は入力されるクロックパルスの周波数にかかわらず周波
数(k・c・a・f)の発振をする。
【0012】VCO2からの発振出力は分周比cの分周
器3に供給して分周する。分周器3からの出力とVCO
2からの出力はセレクタ4に供給して、入力クロックパ
ルスの周波数がfのときは分周器3からの出力を選択
し、入力クロックパルスの周波数が(c・f)のときは
VCO2の出力を選択する。セレクタ4からの出力は分
周器5に供給して(k・a)分周して、位相比較器1に
他方の入力として供給する。
【0013】また、セレクタ4からの出力は、周波数f
または(c・f)のサンプリングパルスでサンプリング
された入力データを(a/b)倍オーバーサンプリング
するオーバーサンプリングフィルタ18に供給して、入
力データのサンプリングパルスの周波数に基づいて入力
データを(a/b)倍オーバーサンプリングして出力す
る。
【0014】オーバーサンプリングフィルタ18は、ク
ロックパルス生成回路7、a進カウンタ8、セレクタ
9、RAM10、ROM11、乗算器12、加算器1
3、単位遅延演算素子としてのラッチ14、15、16
からなっている。クロックパルス生成回路7はセレクタ
4からの出力を入力としてセレクタ4からの出力の周波
数に対してオーバーサンプリングに必要とするクロック
パルスを生成する。
【0015】クロックパルス生成回路7はセレクタ4か
らの出力の周波数(k・a・f)kHzに対して周波数
(a・f)kHz、(a・k・f)kHz、(a/b)
fkHzのクロックパルスを発生し、セレクタ4からの
出力の周波数(k・a・c・f)kHzに対して周波数
(a・c・f)kHz、(a・c・k・f)kHz、
(c・a/b)fkHzのクロックパルスを発生する。
ここでkはオーバーサンプリングフィルタ18のタップ
数が数十の場合に100程度にとる。
【0016】先ず、セレクタ4からの出力が周波数(k
・a・f)kHzの場合について説明する。周波数(a
・f)のクロックパルスはa進カウンタ8に供給して計
数し、計数値が0のときのみセレクタ9に供給された入
力データを選択する。周波数fsのサンプリングパルス
でサンプリングされた入力データを変換するときにはセ
レクタ9には周波数fsのサンプリングパルスでサンプ
リングされた入力データが供給されている。
【0017】セレクタ9からの出力データは周波数(a
・f)のクロックパルスに同期してRAM10に格納
し、RAM10に格納されているデータは周波数(a・
k・f)のクロックパルスに同期して読み出して乗算器
12に供給し、同様にROM11に格納されている乗算
係数は周波数(a・k・f)のクロックパルスに同期し
て読み出して乗算器12に供給して、RAM10および
11から読み出したデータと乗算係数とは乗算する。
【0018】乗算器12からの乗算出力は加算器13に
供給し、周波数(a・k・f)のクロックパルスによっ
てラッチされたデータと加算する。したがって、乗算器
12と加算器13とラッチ14とによってRAM10の
出力データとROM11の出力データとの積和演算が行
われる。ラッチ15によってラッチ14の出力を周波数
(a・f)のクロックパルスによってラッチし、ラッチ
16によってラッチ15の出力を周波数(a/b)fの
クロックパルスによってラッチして出力データとする。
【0019】そこで、ラッチ15の出力は周波数(a・
f)のサンプリングパルスによってサンプリングされた
データとなっていてa倍オーバサンプリングされ、ラッ
チ16の出力は周波数(a/b)fのサンプリングパル
スによってサンプリングされたデータとなっていて(a
/b)倍のオーバーサンプリングがされている。
【0020】セレクタ4からの出力の周波数が(k・c
・a・f)kHzの場合も上記と同様に作用することは
明らかであり、周波数(c・f)のサンプリングパルス
でサンプリングされた入力データを変換するときは位相
比較器1に入力される周波数fの入力クロックパルスに
代わって周波数(c・f)の入力クロックパルスが位相
比較器1に入力され、周波数(a・f)kHzに対して
周波数(c・a・f)kHzとなり、周波数(k・a・
f)kHzに対して周波数(k・c・a・f)kHzと
なり、サンプリング周波数(c・f)のデータは(a/
b)倍オーバサンプリングされる。
【0021】次に、具体的に位相比較器1に入力される
クロックパルスの周波数がf=32kHzまたは64k
Hz(c=2とした場合)の場合で、a=3、b=2、
k=100として説明する。先ず、入力クロックパルス
の周波数が32kHzの場合には、セレクタ4によって
分周器3からの出力が選択される。VCO2からの出力
の周波数は(3×2×100×32)kHzであり、分
周器3によって2分周されて、分周器3の出力の周波数
は(3×100×32)kHzである。セレクタ4から
の出力の周波数は(3×100×32)kHzであっ
て、分周器5において(3×100)分周されて、分周
器5からの出力の周波数は32kHzとなり、入力クロ
ックパルスと位相比較器1において位相比較されること
になる。
【0022】クロックパルス生成回路7からは、周波数
(3×32)kHz、(3×100×32)kHz、
(3/2)×32kHzのクロックパルスが出力され
る。(3×2)の周波数のクロックパルスが3進カウン
タ8によって計数され、3進カウンタ8の計数値が0の
ときのみセレクタ9に供給されている周波数32kHz
のサンプリングパルスによってサンプリングされた入力
データが出力される。
【0023】セレクタ9から出力されたデータは周波数
(3×32)kHzのクロックパルスに同期してRAM
10に書き込まれ、周波数(3×100×32)kHz
のクロックパルスに同期して読み出される。RAM10
から読み出されたデータは、周波数(3×100×3
2)kHzのクロックパルスに同期して読み出されたR
OM11に格納されている乗算係数と乗算器12におい
て乗算され、乗算出力とラッチ14からの出力データと
が加算器13によって加算されて、積和演算が行われ
る。
【0024】ラッチ14の出力は周波数(3×32)k
Hzのクロックパルスでラッチされる。したがって、ラ
ッチ15の出力は3倍オーバーサンプリングされた出
力、すなわち96(=3×32)kHzのサンプリング
周波数でサンプリングされたデータである。ラッチ15
の出力は周波数(3/2)×32kHzのクロックパル
スでラッチされる。そこで、ラッチ16の出力は3/2
倍オーバーサンプリングされた出力、すなわちサンプリ
ング周波数は48kHzであって、周波数32kHzの
サンプリングパルスでサンプリングされたデータが周波
数48kHzでサンプリングパルスでサンプリングされ
たデータに変換されることになる。
【0025】次に、a=3、b=2、k=100の場合
で、入力クロックパルスの周波数が32kHzに代わっ
て64kHzの場合にについて説明する。この場合は位
相比較器1に供給されるクロックパルスの周波数は64
kHzとなり、セレクタ9に供給されるデータは周波数
64kHzのサンプリングパルスでサンプリングされた
データとなる。この場合は、セレクタ4によってVCO
2からの出力が選択される。セレクタ4からの出力は3
×2×100×32kHzであって、分周器5において
3×100分周されて分周器5の出力の周波数は64k
Hzとなり、周波数64kHzの入力クロックパルスと
位相比較器1において位相比較されることになる。
【0026】この場合はクロックパルス生成回路7にお
いて生成する夫々のクロックパルスの周波数を2倍にす
ればよく、この場合においてはセレクタ4によってVC
O2の出力が選択され、分周器3による分周がなされて
いない出力がセレクタ4において選択される。したがっ
てクロックパルス生成回路7に入力されるデータの周波
数は上記した入力データが周波数32kHzのサンプリ
ングパルスでサンプリングされたデータの場合の2倍の
周波数であり、クロックパルス生成回路7において生成
される夫々のクロックパルスの周波数は2倍になる。
【0027】また、ROM11に格納されている乗算係
数は3倍オーバーサンプリングフィルタにおけるローパ
スフィルタの乗算係数であるが、この乗算係数は入力デ
ータのサンプリング周波数が32kHzの場合でも64
kHzの場合でも同じであって、ROM11に格納され
ている乗算係数は変更する必要はない。変更が必要ない
ことを次に説明する。
【0028】入力データのサンプリング周波数が32k
Hzのときには、入力データは図2(a−1)に示す如
くであり、スペクトルは図2(b−1)に示すごとくで
ある。この入力データはクロックパルス生成回路7から
ラッチ15までで構成されるゼロ補間器とローパスフィ
ルタによって、図2(a−2)に示すように隣り合うデ
ータの間に2個の〃0〃のデータが補間され、サンプリ
ング周波数96kHzのデータとされ、ローパスフィル
タによって図2(b−2)において示すように破線で示
す部分のスペクトル部分は残され、余分な周波数成分が
除去されて、図2(a−3)および(b−3)のように
処理される。
【0029】図2(a−3)に示すデータはラッチ16
において48kHzのクロックパルスによって間引かれ
て、48kHzのクロックパルスによってサンプリング
されて、図2(a−4)および(b−4)に示すように
サンプリング周波数48kHzのサンプリングパルスで
サンプリングされたデータに変換されて出力される。
【0030】周波数64kHzのサンプリングパルスに
よってサンプリングされた入力データの場合は、図2に
おける32kHz、64kHz、96kHzは夫々2倍
の周波数64kHz、128kHz、192kHzと読
み替えて、64kHzのデータの隣り合うデータ間に2
個の〃0〃のデータが補間され、サンプリング周波数1
92kHzのデータとされ、ローパスフィルタによって
余分である中心周波数が64kHzおよび128kHz
のスペクトル部分は除去されて、中心周波数が0kHz
および192kHzのスペクトル部分は残す処理がなさ
れる。
【0031】ラッチ16において96kHzのクロック
パルスによって間引かれて、96kHzのクロックパル
スによってサンプリングされて、サンプリング周波数9
6kHzのサンプリングパルスでサンプリングされたデ
ータに変換されて出力される。
【0032】クロックパルス生成回路7からラッチ15
までで構成されるローパスフィルタにおいて、ローパス
フィルタの各乗算係数はサンプリング周波数とカットオ
フ周波数の比によって決定される。
【0033】したがって、サンプリング周波数96kH
zでカットオフ周波数15kHzのローパスフィルタの
乗算係数とサンプリング周波数192kHzでカットオ
フ周波数30kHzのローパスフィルタの乗算係数とは
同一であり、ROM11に格納してある乗算係数を変更
する必要はない。
【0034】上記のように本発明の一実施例の具体例の
場合は、サンプリング周波数は32kHzから48kH
zと、64kHzから96kHzとの2通りの変換がで
きることになる。
【0035】次に本発明の他の実施例について説明す
る。図3は本発明の他の実施例の構成を示すブロック図
である。
【0036】本他の実施例においては、上記した一実施
例におけるオーバサンプリングフィルタ18にラッチ1
5の出力とラッチ16の出力の一方を選択するセレクタ
17を備えてオーバーサンプリングフィルタ19として
構成してある。
【0037】上記した本他の実施例において、ラッチ1
5からは3倍オーバーサンプリングされた出力が送出さ
れ、ラッチ16からは3/2倍オーバーサンプリングさ
れた出力が送出され、セレクタ17において一方が選択
されて出力される。
【0038】入力データが周波数32kHzのサンプリ
ングパルスでサンプリングされたデータのときは、ラッ
チ15からは96kHzのサンプリングパルスサンプリ
ングされたデータが出力され、ラッチ16からは48k
Hzのサンプリングパルスサンプリングされたデータが
出力される。したがって、セレクタ17によって一方を
選択することによって、96kHzでサンプリングされ
たデータまたは48kHzでサンプリングされたデータ
が選択的に得られる。
【0039】入力データが周波数64kHzのサンプリ
ングパルスでサンプリングされたデータのときは、ラッ
チ15からは192kHzのサンプリングパルスサンプ
リングされたデータが出力され、ラッチ16からは96
kHzのサンプリングパルスサンプリングされたデータ
が出力される。したがって、セレクタ17によって一方
を選択することによって、192kHzでサンプリング
されたデータまたは96kHzでサンプリングされたデ
ータが選択的に得られる。
【0040】したがって、本他の実施例ではサンプリン
グ周波数は32kHzから48kHzと、32kHzか
ら96kHzと、64kHzから96kHzと、64k
Hzから192kHzの4通りの変換ができることにな
る。
【0041】
【発明の効果】以上説明した如く本発明のサンプリング
周波数変換装置によれば、入力データのサンプリング周
波数と出力データのサンプリング周波数との組合せを2
種類、または4種類とすることができて、組合せを複数
とすることができる効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例の構成を示すブロック図であ
る。
【図2】本発明の一実施例の作用の説明に供するデータ
およびスペクトルの模式図である。
【図3】本発明の他の実施例の構成を示すブロック図で
ある。
【図4】従来例の構成を示すブロック図である。
【符号の説明】
1 位相比較器 2 VCO 3および5 分周器 4、9および17 セレクタ 6 PLL回路 7 クロックパルス生成回路 8 カウンタ 10 RAM 11 ROM 12 乗算器 13 加算器 14、15および16 ラッチ 18および19 オーバーサンプリングフィルタ

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 周波数fのクロックパルスと周波数c・
    f(cは2以上の整数)のクロックパルスとを選択的に
    一方の入力とする位相比較器と、位相比較器の出力を入
    力とし、かつ位相比較器の一方に入力されるクロックパ
    ルスの周波数にかかわらず周波数(k・c・a・f)の
    発振をする電圧制御発振器と、電圧制御発振器の発振出
    力をc分周する第1の分周器と、第1の分周器の出力と
    電圧制御発振器の発振出力とを入力して前記クロックパ
    ルスの周波数がfのときは第1の分周器の出力を選択
    し、かつ前記クロックパルスの周波数がc・fのときは
    電圧制御発振器の発振出力を選択して出力するセレクタ
    と、セレクタからの出力を(k・a)分周して位相比較
    器の他方の入力とする第2の分周器と、前記クロックパ
    ルスの周波数に対応して選択的に入力される周波数fま
    たは周波数c・fのサンプリングパルスによってサンプ
    リングされたデータをセレクタの出力に基づいて(a/
    b)倍オーバーサンプリングするオーバーサンプリング
    フィルタとを備えたことを特徴とするサンプリング周波
    数変換装置。
  2. 【請求項2】 周波数fのクロックパルスと周波数c・
    f(cは2以上の整数)のクロックパルスとを選択的に
    一方の入力とする位相比較器と、位相比較器の出力を入
    力とし、かつ位相比較器の一方に入力されるクロックパ
    ルスの周波数にかかわらず周波数(k・c・a・f)の
    発振をする電圧制御発振器と、電圧制御発振器の発振出
    力をc分周する第1の分周器と、第1の分周器の出力と
    電圧制御発振器の発振出力とを入力して前記クロックパ
    ルスの周波数がfのときは第1の分周器の出力を選択
    し、かつ前記クロックパルスの周波数がc・fのときは
    電圧制御発振器の発振出力を選択して出力する第1のセ
    レクタと、第1のセレクタからの出力を(k・a)分周
    して位相比較器の他方の入力とする第2の分周器と、前
    記クロックパルスの周波数に対応して選択的に入力され
    る周波数fまたは周波数c・fのサンプリングパルスに
    よってサンプリングされたデータを第1のセレクタの出
    力に基づいてa倍オーバーサンプリングする第1のオー
    バーサンプリングフィルタと、第1のオーバーサンプリ
    ングフィルタからの出力データを第1のセレクタの出力
    に基づいて(1/)倍オーバーサンプリングする第2
    のオーバーサンプリングフィルタと、第1のオーバーサ
    ンプリングフィルタの出力と第2のオーバーサンプリン
    グフィルタの出力との一方を選択する第2のセレクタと
    を備えたことを特徴とするサンプリング周波数変換装
    置。
JP5061434A 1993-02-26 1993-02-26 サンプリング周波数変換装置 Expired - Fee Related JP2966229B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5061434A JP2966229B2 (ja) 1993-02-26 1993-02-26 サンプリング周波数変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5061434A JP2966229B2 (ja) 1993-02-26 1993-02-26 サンプリング周波数変換装置

Publications (2)

Publication Number Publication Date
JPH06252749A JPH06252749A (ja) 1994-09-09
JP2966229B2 true JP2966229B2 (ja) 1999-10-25

Family

ID=13170966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5061434A Expired - Fee Related JP2966229B2 (ja) 1993-02-26 1993-02-26 サンプリング周波数変換装置

Country Status (1)

Country Link
JP (1) JP2966229B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3087833B2 (ja) 1997-03-12 2000-09-11 日本電気株式会社 サンプル周波数変換装置

Also Published As

Publication number Publication date
JPH06252749A (ja) 1994-09-09

Similar Documents

Publication Publication Date Title
US5497152A (en) Digital-to-digital conversion using non-uniform sample rates
SE515879C2 (sv) Fraktional-N-syntes med serierekombination utnyttjande flera ackumulatorer
JPH04351008A (ja) ディジタルvco
KR100865662B1 (ko) 노이즈 형성 디지털 주파수 합성
SE469917B (sv) Förfarande för signalsyntes i en fraktional -N-syntetisator med låsackumulatorer, fraktional-N-syntetisator med låsackumulatorer samt radiosändare utnyttjande en fraktional- N-syntetisator
US6147632A (en) Sampling frequency conversion apparatus and fractional frequency dividing apparatus for sampling frequency conversion
CN105634443B (zh) 时钟产生装置与其小数分频器
CN110518906A (zh) 信号生成电路及其方法、数字时间转换电路及其方法
JP4740144B2 (ja) 直接デジタル合成方式による周波数合成器
JPH04212522A (ja) 周波数合成装置
JPH06177651A (ja) 周波数シンセサイザ
JP2966229B2 (ja) サンプリング周波数変換装置
EP1307960B1 (en) Frequency synthesizer
KR0149126B1 (ko) 혼합형 주파수 합성기
JP2006033414A (ja) 位相同期回路
JP3361687B2 (ja) 小数点分周式周波数シンセサイザ
JP6428498B2 (ja) 信号発生器
JP2001237700A (ja) 位相同期ループ回路
JP3035755B2 (ja) 位相同期回路
JP2000022534A (ja) 周波数シンセサイザ
JP3013859B2 (ja) 周波数シンセサイザ
JP2005159601A (ja) サンプリングレート変換装置
JP3019434B2 (ja) 周波数シンセサイザ
JPS6333739B2 (ja)
JP2556032B2 (ja) バイナリ−トランスバ−サルフイルタ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070813

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees