JPS63100741A - 半導体装置の試験方法 - Google Patents
半導体装置の試験方法Info
- Publication number
- JPS63100741A JPS63100741A JP24667386A JP24667386A JPS63100741A JP S63100741 A JPS63100741 A JP S63100741A JP 24667386 A JP24667386 A JP 24667386A JP 24667386 A JP24667386 A JP 24667386A JP S63100741 A JPS63100741 A JP S63100741A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- circuit
- tested
- signal
- inputted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000012360 testing method Methods 0.000 title claims abstract description 18
- 238000010998 test method Methods 0.000 claims 1
- 230000005856 abnormality Effects 0.000 abstract description 7
- 239000000523 sample Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 238000000926 separation method Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の電気的特性試験の方法に関し、特
にウェーハ状態の半導体装置を複数個同時に試験する方
法に関する。
にウェーハ状態の半導体装置を複数個同時に試験する方
法に関する。
従来、ウェーハ状態の半導体装置を複数個同時に試験す
る場合は、1つの半導体装置各々に入力信号を個別に入
力し、複数個を同時に試験していた。
る場合は、1つの半導体装置各々に入力信号を個別に入
力し、複数個を同時に試験していた。
上述した従来の試験方法では、1つの半導体装置各々に
入力信号を個別に入力していたので、入力信号を入力す
るための探針数が同時に試験する半導体装置の個数に比
例して増加するため、試験装置が複雑かつ大型になると
いう欠点があった。
入力信号を個別に入力していたので、入力信号を入力す
るための探針数が同時に試験する半導体装置の個数に比
例して増加するため、試験装置が複雑かつ大型になると
いう欠点があった。
本発明の試験方法は、ウェーハ上に入力信号を複数の半
導体装置に分配する回路と半導体装置を各々選択して電
気的に分離する回路を有している。
導体装置に分配する回路と半導体装置を各々選択して電
気的に分離する回路を有している。
次に本発明について図面を参照して説明する。
第1図は、本発明の一実施例で262,144ワード×
1ビツトのダイナミックRAMを4四囲時に試験する場
合の概略図である。
1ビツトのダイナミックRAMを4四囲時に試験する場
合の概略図である。
まず、電極、7,16,18,20に半導体装置3,4
゜5.6が電気的に回路1から分離れる信号を入力し、
電極8〜15.17.19.21.22〜38の電甑間
のシ曹−トを試験する。異常があれば試験を中止する。
゜5.6が電気的に回路1から分離れる信号を入力し、
電極8〜15.17.19.21.22〜38の電甑間
のシ曹−トを試験する。異常があれば試験を中止する。
異常がなければ電極7,16,18.20に各半導体装
置が回路1と接続する信号を入力し、再度電極8〜15
.17.19.21.22〜38の電極間のシ璽−トを
試験する。異常があれば、電極7.16.18.20に
分離信号を入力し、電極7.16.18.20VC順次
接続信号を入力し、電極8〜15.17.19.21,
22〜38の電極間のシl−トを試験し、異常のある半
導体装置に分離信号を入力し、以下の試験を続ける。異
常がなければ、電源電極に電圧を印加し、所定の入力電
極にあらかじめ決められた信号を入力し、出力電極22
,25,28.32の出力信号を観測することKより、
異常のある半導体装置を検出する。すなわち、262.
144ワード×1ビツトのダイナミックRAM4個を2
62.144ワード×4ビツトのダイナミックRAMと
して試験を行なう。
置が回路1と接続する信号を入力し、再度電極8〜15
.17.19.21.22〜38の電極間のシ璽−トを
試験する。異常があれば、電極7.16.18.20に
分離信号を入力し、電極7.16.18.20VC順次
接続信号を入力し、電極8〜15.17.19.21,
22〜38の電極間のシl−トを試験し、異常のある半
導体装置に分離信号を入力し、以下の試験を続ける。異
常がなければ、電源電極に電圧を印加し、所定の入力電
極にあらかじめ決められた信号を入力し、出力電極22
,25,28.32の出力信号を観測することKより、
異常のある半導体装置を検出する。すなわち、262.
144ワード×1ビツトのダイナミックRAM4個を2
62.144ワード×4ビツトのダイナミックRAMと
して試験を行なう。
以上説明したように本発明は、ウェーハ上に入力信号を
複数の半導体装置に分配する回路を有するので、入力信
号を入力するための探針は1組めればよく探針数を低減
できるとともにその配置の自由度が大きくなる効果があ
る。
複数の半導体装置に分配する回路を有するので、入力信
号を入力するための探針は1組めればよく探針数を低減
できるとともにその配置の自由度が大きくなる効果があ
る。
また、複数個の半導体装置の中から各々1個を選択して
電気的に分離する回路と上述の回路により、複数個を同
時に試験する機能のない試験装置でも、複数個を同時に
試験することができる。
電気的に分離する回路と上述の回路により、複数個を同
時に試験する機能のない試験装置でも、複数個を同時に
試験することができる。
また、上述の回路は通常スクライプ領域に配置して組立
時に除去してしまうが、スクライプ領域を別に設けて、
同時に試飲した複数の半導体装置を1つの半導体装置と
して使用することもできる。
時に除去してしまうが、スクライプ領域を別に設けて、
同時に試飲した複数の半導体装置を1つの半導体装置と
して使用することもできる。
第1図は本発明の概略図で、半導体装置が262゜14
4ワード×1ビツトのダイナミックRAMの場合である
。 1・・・・・・入力信号を4つの半導体装fK分配する
回路。2・・・・・・半導体装置を各々選択して電気的
に分離する回路。3.4.5.6・・・・・・被試験半
導体装置この場合262.144ワード×1ビツトのダ
イナミックRAM07〜38・・・・・・半導体装置の
試験に用いる電極(7,16,18,20・・・・・・
半導体装置3.4.5.6を電気的に分離する信号の入
力電極、8.9.10゜12.13,14,15,31
.35・・・・・・アドレス信号の入力電極、11.1
7.19.21・・・・・・電源電極、22.25 。 28.32・・・・・・データ出力電極、23.26.
29.34・・・・・・接地電極、24,27,30,
36・・・・・・データ入力電極、33.38・・・・
・・クロック信号の入力電極、37・・・・・・書き込
み信号入力電極)、39・・・・・・半導体装置を組み
立てる時に使用する電極群。 −へ へ 、□
4ワード×1ビツトのダイナミックRAMの場合である
。 1・・・・・・入力信号を4つの半導体装fK分配する
回路。2・・・・・・半導体装置を各々選択して電気的
に分離する回路。3.4.5.6・・・・・・被試験半
導体装置この場合262.144ワード×1ビツトのダ
イナミックRAM07〜38・・・・・・半導体装置の
試験に用いる電極(7,16,18,20・・・・・・
半導体装置3.4.5.6を電気的に分離する信号の入
力電極、8.9.10゜12.13,14,15,31
.35・・・・・・アドレス信号の入力電極、11.1
7.19.21・・・・・・電源電極、22.25 。 28.32・・・・・・データ出力電極、23.26.
29.34・・・・・・接地電極、24,27,30,
36・・・・・・データ入力電極、33.38・・・・
・・クロック信号の入力電極、37・・・・・・書き込
み信号入力電極)、39・・・・・・半導体装置を組み
立てる時に使用する電極群。 −へ へ 、□
Claims (1)
- 入力信号を複数の半導体チップに分配する回路と、半導
体チップを各々選択して電気的に分離する回路とをウェ
ーハ上に有し、複数個の半導体チップを同時に試験する
ことを特徴とする半導体装置の試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24667386A JPS63100741A (ja) | 1986-10-17 | 1986-10-17 | 半導体装置の試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24667386A JPS63100741A (ja) | 1986-10-17 | 1986-10-17 | 半導体装置の試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63100741A true JPS63100741A (ja) | 1988-05-02 |
Family
ID=17151912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24667386A Pending JPS63100741A (ja) | 1986-10-17 | 1986-10-17 | 半導体装置の試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63100741A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0536776A (ja) * | 1991-07-30 | 1993-02-12 | Mitsubishi Electric Corp | 半導体ウエハ |
JPH0951024A (ja) * | 1995-08-09 | 1997-02-18 | Nec Corp | 集積回路試験装置 |
JP2007329207A (ja) * | 2006-06-06 | 2007-12-20 | Sharp Corp | 半導体装置及び半導体集積回路検査方法 |
-
1986
- 1986-10-17 JP JP24667386A patent/JPS63100741A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0536776A (ja) * | 1991-07-30 | 1993-02-12 | Mitsubishi Electric Corp | 半導体ウエハ |
JPH0951024A (ja) * | 1995-08-09 | 1997-02-18 | Nec Corp | 集積回路試験装置 |
JP2007329207A (ja) * | 2006-06-06 | 2007-12-20 | Sharp Corp | 半導体装置及び半導体集積回路検査方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6121677A (en) | Reduced size integrated circuits and methods using test pads located in scribe regions of integrated circuits wafers | |
US5138257A (en) | Circuit for testing internal data bus of integrated circuit | |
JP2641816B2 (ja) | 半導体集積回路の測定方法 | |
JP2013533484A (ja) | デバイス貫通バイアのための試験技法 | |
JPH0691140B2 (ja) | 半導体集積回路 | |
JPS63100741A (ja) | 半導体装置の試験方法 | |
JP3483130B2 (ja) | 集積回路の検査方法 | |
JP3130769B2 (ja) | 半導体装置 | |
JPS61181139A (ja) | 半導体集積回路装置 | |
JPS6230971A (ja) | 半導体集積回路装置 | |
JP3012242B2 (ja) | 半導体集積回路の製造方法 | |
JPS6342140A (ja) | 半導体集積回路装置の製造方法 | |
JPH03205853A (ja) | 半導体集積回路 | |
JPS6235644A (ja) | 半導体装置 | |
JPS60179667A (ja) | ハイブリツドicの検査方法 | |
JPS587573A (ja) | Ic試験方法 | |
JPS6197957A (ja) | 半導体集積回路装置 | |
JP3324770B2 (ja) | 半導体デバイスのバーンイン及びテスト用半導体ウェーハ | |
JPS6118144A (ja) | 半導体デバイス測定装置 | |
JPS62237742A (ja) | 積層型半導体集積回路 | |
JPH09330963A (ja) | 半導体集積回路装置及びそのチップ化方法 | |
JPH03293572A (ja) | 基板部品検査回路 | |
JPS62268135A (ja) | 半導体装置 | |
JPH0519012A (ja) | バーンインテスト装置 | |
JPS6265435A (ja) | ウエハ−試験装置 |