JPH03205853A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH03205853A JPH03205853A JP2000821A JP82190A JPH03205853A JP H03205853 A JPH03205853 A JP H03205853A JP 2000821 A JP2000821 A JP 2000821A JP 82190 A JP82190 A JP 82190A JP H03205853 A JPH03205853 A JP H03205853A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- blocks
- wafer
- pads
- scale integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- 238000012360 testing method Methods 0.000 abstract description 7
- 239000000523 sample Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 12
- 230000002950 deficient Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
大規模集積回路の電極形状に関し、
大規模集積回路を一層小型化することを目的とし、
単一半導体基板上に複数ブロックの集積回路素子が配置
され、該集積回路素子ブロックの電極パッドが内部に多
数孔を設けた中空形状からなり、該電極バンドが前記集
積回路素子ブロックを相互に結線していることを特徴と
する。
され、該集積回路素子ブロックの電極パッドが内部に多
数孔を設けた中空形状からなり、該電極バンドが前記集
積回路素子ブロックを相互に結線していることを特徴と
する。
本発明は半導体装置にかかり、特に大規模集積回路の電
極形状に関する。
極形状に関する。
半導体集積回路（ＩＣ）は益々高密度化，高集積化され
て、例えば、ウエハースケール集積回路（ｗａｆｅｒ
ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ ）が研究されて
いるが、本発明はそれら大規模集積回路の高集積化，高
性能化のための提案に関している。
て、例えば、ウエハースケール集積回路（ｗａｆｅｒ
ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ ）が研究されて
いるが、本発明はそれら大規模集積回路の高集積化，高
性能化のための提案に関している。
〔従来の技術］
従来のＩＣ，ＬＳＩを一層高集積化して高性能化するた
めに大規模集積回路の種々の構造が考えられているが、
その一つにウエハースケール集積回路がある。このウエ
ハースケール集積回路は１つのウエハー上にブロック状
の集積回路素子を複数個形威して回路間の相互配線長を
短くし、信号遅延時間を短縮させることに一つの大きな
特徴がある。しかし、そのために特有の技法を用いる必
要があって、それは同一回路構成よりなる集積回路素子
ブロックをウエハー上に複数個形威し、ウエハーテスト
（ブローバテスト）によって良品ブロックを選別して、
その良品ブロックのみを結線して大規模集積回路に仕上
げる方法である。
めに大規模集積回路の種々の構造が考えられているが、
その一つにウエハースケール集積回路がある。このウエ
ハースケール集積回路は１つのウエハー上にブロック状
の集積回路素子を複数個形威して回路間の相互配線長を
短くし、信号遅延時間を短縮させることに一つの大きな
特徴がある。しかし、そのために特有の技法を用いる必
要があって、それは同一回路構成よりなる集積回路素子
ブロックをウエハー上に複数個形威し、ウエハーテスト
（ブローバテスト）によって良品ブロックを選別して、
その良品ブロックのみを結線して大規模集積回路に仕上
げる方法である。
従って、配線には不良ブロックを迂回する配線を形威し
なければならないが、現在、大別すると二通りの方法が
あって、一つは集積回路素子ブロックのすべてを予め結
線しておき、不良ブロックの配線を切断する（ヒューズ
を切る）という回路的な方法で、他の一つは良品ブロッ
クを選別した後に必要な配線を形威して接続したり、ま
た、配線全体を形威するというプロセス的な方法が知ら
れている。しかし、何れも一長一短があって、画法を混
合した方法が用いることも多い。
なければならないが、現在、大別すると二通りの方法が
あって、一つは集積回路素子ブロックのすべてを予め結
線しておき、不良ブロックの配線を切断する（ヒューズ
を切る）という回路的な方法で、他の一つは良品ブロッ
クを選別した後に必要な配線を形威して接続したり、ま
た、配線全体を形威するというプロセス的な方法が知ら
れている。しかし、何れも一長一短があって、画法を混
合した方法が用いることも多い。
第４図はそのウエハースケール集積回路の平面図を示し
ており、図中の記号１は集積回路素子ブロック，２は外
部リードに接続する電極パッドで、ウエハーテストをお
こなって良品ブロックＩＧ（０を記入してある）と不良
ブロックＩＢとに選別し、良品ブロックＩＧのみ配線を
形威して結線するものである。なお、本図には配線を図
示していないが、第５図にウエハースケール集積回路の
部分平面図を示しており、記号３がブロック間の相互配
線で、他の記号は第４図と同一である。この本例の配線
アルゴリズムは予め設定した配線ネットを選択して形或
するというプロセス的な方法を示している。
ており、図中の記号１は集積回路素子ブロック，２は外
部リードに接続する電極パッドで、ウエハーテストをお
こなって良品ブロックＩＧ（０を記入してある）と不良
ブロックＩＢとに選別し、良品ブロックＩＧのみ配線を
形威して結線するものである。なお、本図には配線を図
示していないが、第５図にウエハースケール集積回路の
部分平面図を示しており、記号３がブロック間の相互配
線で、他の記号は第４図と同一である。この本例の配線
アルゴリズムは予め設定した配線ネットを選択して形或
するというプロセス的な方法を示している。
第６図は１個の集積回路素子ブロックの平面図を示し、
本図はゲートアレイの例で、中央部分にセルアレイｌ１
を設け、最外部に電極パッド１２，その中間に入出力セ
ル１３と電源回路ｌ４とを配置した構戒である。
本図はゲートアレイの例で、中央部分にセルアレイｌ１
を設け、最外部に電極パッド１２，その中間に入出力セ
ル１３と電源回路ｌ４とを配置した構戒である。
ところで、集積回路素子ブロック１間に設ける相互配線
３は集積回路素子ブロック内部の電極パッド１２の間に
形威されるが、この電極パッド１２は一辺１００〜２０
０μｍ程度の面積を有する方形状で、膜厚１〜２μｍの
金属膜（例えば、アルミニウム膜）で作成されている。
３は集積回路素子ブロック内部の電極パッド１２の間に
形威されるが、この電極パッド１２は一辺１００〜２０
０μｍ程度の面積を有する方形状で、膜厚１〜２μｍの
金属膜（例えば、アルミニウム膜）で作成されている。
第７図に従来の電極パッドの平面図を図示しており、記
号１２は電極パッド，３は相互配線である。
号１２は電極パッド，３は相互配線である。
このように大きな形状の電極パッド１２を必要とする理
由は、ウエハーテストの際、この電極パッドにプローブ
（針）を接触させて集積回路素子ブロック１の良否を選
別させるためで、上記の寸法はそれに適した面積となっ
ている。
由は、ウエハーテストの際、この電極パッドにプローブ
（針）を接触させて集積回路素子ブロック１の良否を選
別させるためで、上記の寸法はそれに適した面積となっ
ている。
しかし、このように大きな面積の導電体は容量（Ｃ）が
附加することになって、大規模集積回路の動作時に重い
負荷となる。従来、その電極パッド１２の負荷が重いた
めに所要以上の大きな入出力セルｌ３を設ける必要を生
じており、これは集積回路素子ブロックの小型化を阻害
する欠点になっていた。
附加することになって、大規模集積回路の動作時に重い
負荷となる。従来、その電極パッド１２の負荷が重いた
めに所要以上の大きな入出力セルｌ３を設ける必要を生
じており、これは集積回路素子ブロックの小型化を阻害
する欠点になっていた。
本発明はこのような問題を低減させ、大規模集積回路を
一層小型化することを目的とした半導体集積回路を提案
するものである。
一層小型化することを目的とした半導体集積回路を提案
するものである。
［課題を解決するための手段］
その課題は、第ｌ図，第２図のように、単一半導体基板
上に複数ブロックの集積回路素子が配置され、該集積回
路素子ブロックの電極パッド２１．２２が内部に多数孔
を設けた中空形状からなり、該電極パッドが前記集積回
路素子ブロックを相互配線３している半導体集積回路に
よって解決される。
上に複数ブロックの集積回路素子が配置され、該集積回
路素子ブロックの電極パッド２１．２２が内部に多数孔
を設けた中空形状からなり、該電極パッドが前記集積回
路素子ブロックを相互配線３している半導体集積回路に
よって解決される。
［作用］
即ち、本発明は、周囲に枠を有して内部に多数孔を有す
る中空の（蜂の巣状の）電極パッドを設け、その電極パ
ッドの占有面積は従来の電極パッドとほぼ等しく、実質
面積が小さな電極パッドの形状にする。
る中空の（蜂の巣状の）電極パッドを設け、その電極パ
ッドの占有面積は従来の電極パッドとほぼ等しく、実質
面積が小さな電極パッドの形状にする。
そうすれば、ウエハーテスト時のプローブ接触もでき、
且つ、附加容量（Ｃ）が小さくなるから入出力セルを小
型化できる。従って、大規模集積回路の小型化に役立つ
。
且つ、附加容量（Ｃ）が小さくなるから入出力セルを小
型化できる。従って、大規模集積回路の小型化に役立つ
。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第ｌ図は本発明にかかる電極パッド（１）の平面図を示
しており、記号３は相互配線，２１は電極バンドである
。この電極バンド２１は図のように方形孔を整然と形威
した中空状に作威されているが、全体の占有面積は従来
と同様に一辺１００〜２００μｍ角の面積を有する方形
状で、膜厚も従来と同様に１〜２μｍ程度の金属膜で形
威されている。
しており、記号３は相互配線，２１は電極バンドである
。この電極バンド２１は図のように方形孔を整然と形威
した中空状に作威されているが、全体の占有面積は従来
と同様に一辺１００〜２００μｍ角の面積を有する方形
状で、膜厚も従来と同様に１〜２μｍ程度の金属膜で形
威されている。
従って、占有面積は従来と同し電極パッドの大きさであ
るから、プローブを接触させると線幅２０μｍ程度の枠
形状導電体の何れかにブローブが接触して導電でき、ウ
エハーテストをおこなうことができる。
るから、プローブを接触させると線幅２０μｍ程度の枠
形状導電体の何れかにブローブが接触して導電でき、ウ
エハーテストをおこなうことができる。
且つ、方形孔部分だけ面積が減少するために、実質面積
の小さな電極パンドになるが、配線に支障はなく、しか
も、容量（Ｃ）が小さくなって、この電極バットに接続
する人出力セルを小さくすることが可能になる。
の小さな電極パンドになるが、配線に支障はなく、しか
も、容量（Ｃ）が小さくなって、この電極バットに接続
する人出力セルを小さくすることが可能になる。
第２図は本発明にかかる電極パッド（ＩＩ）の平面図を
示しており、記号３は相互配線，２２は電極バンドであ
る。この電極パッド２２は方形孔の配置が異なる形状で
、同様に蜂の巣状に中空になった形状である。その他、
同様に中空にした他の電極パッドの形状も考えられる。
示しており、記号３は相互配線，２２は電極バンドであ
る。この電極パッド２２は方形孔の配置が異なる形状で
、同様に蜂の巣状に中空になった形状である。その他、
同様に中空にした他の電極パッドの形状も考えられる。
なお、外部接続電極パッド２（第４図参照）は従来と同
様形状の電極パッド構造にするもので、これは外部リー
ドを接続しているからである。
様形状の電極パッド構造にするもので、これは外部リー
ドを接続しているからである。
第３図は入出力セルの回路例を示し、記号２１は本発明
にかかる電極パッドである。上記の電極パッド２１．
２２のような形状にすれば、第３図のような増幅回路か
らなる人出力セルを構威している個々のトランジスタ素
子をそれぞれ微細に形威して、セル全体を小さくできる
。例えば、第６図に示すセルアレイの論理セルと同じ大
きさに小さくすることも可能になる。従って、その結果
として大規模集積回路が小型化できるものである。
にかかる電極パッドである。上記の電極パッド２１．
２２のような形状にすれば、第３図のような増幅回路か
らなる人出力セルを構威している個々のトランジスタ素
子をそれぞれ微細に形威して、セル全体を小さくできる
。例えば、第６図に示すセルアレイの論理セルと同じ大
きさに小さくすることも可能になる。従って、その結果
として大規模集積回路が小型化できるものである。
なお、上記実施例はウエハースケール集積回路によって
説明したが、ウエハーの１／２． １／４の大きさの大
規模集積回路にも適用できることは当然である。
説明したが、ウエハーの１／２． １／４の大きさの大
規模集積回路にも適用できることは当然である。
［発明の効果１
以上の説明から明らかなように、本発明によれば人出力
セルを微細化して大規模集積回路を一層小型化でき、更
に高性能化することができる効果があるものである。
セルを微細化して大規模集積回路を一層小型化でき、更
に高性能化することができる効果があるものである。
第１図は本発明にかかる金属パンド（１）の平面図、
第２図は本発明にかかる金属パッド（ＩＩ）の平面図、
第３図は人出力セルの回路例図、
第４図はウエハースケール集積回路の平面図、第５図は
ウエハースケール集積回路の部分平面図、第６図は集積
回路素子プロ・ノクの平面図、第７図は従来の金属パッ
ドの平面図である。 図において、 １は集積回路素子ブロック、 ２は外部接続電極バ・ノド、 ３は相互配線、 １２， ２１． ２２は電極パン ＩＧは良品ブロック、 ＩＢは不良ブロック、 を示している。 第 １ 図 手祢明にかｐ−ｓ電棲Ｉ〜Ｉ−＝−（わか平面図第２図 第 ３図 第 ４ 図 ウＬハーステール稟ネ會口１参／ｌ旬巧ト１め閏第５Ｗ
Ｊ
ウエハースケール集積回路の部分平面図、第６図は集積
回路素子プロ・ノクの平面図、第７図は従来の金属パッ
ドの平面図である。 図において、 １は集積回路素子ブロック、 ２は外部接続電極バ・ノド、 ３は相互配線、 １２， ２１． ２２は電極パン ＩＧは良品ブロック、 ＩＢは不良ブロック、 を示している。 第 １ 図 手祢明にかｐ−ｓ電棲Ｉ〜Ｉ−＝−（わか平面図第２図 第 ３図 第 ４ 図 ウＬハーステール稟ネ會口１参／ｌ旬巧ト１め閏第５Ｗ
Ｊ
Claims (1)
- 単一半導体基板上に複数ブロックの集積回路素子が配置
され、該集積回路素子ブロックの電極パッドが内部に多
数孔を設けた中空形状からなり、該電極パッドが前記集
積回路素子ブロックを相互に結線してなることを特徴と
する半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000821A JPH03205853A (ja) | 1990-01-06 | 1990-01-06 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000821A JPH03205853A (ja) | 1990-01-06 | 1990-01-06 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03205853A true JPH03205853A (ja) | 1991-09-09 |
Family
ID=11484326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000821A Pending JPH03205853A (ja) | 1990-01-06 | 1990-01-06 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03205853A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7348680B2 (en) * | 2002-12-23 | 2008-03-25 | Koninklijke Philips Electronics N.V. | Electronic device and use thereof |
-
1990
- 1990-01-06 JP JP2000821A patent/JPH03205853A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7348680B2 (en) * | 2002-12-23 | 2008-03-25 | Koninklijke Philips Electronics N.V. | Electronic device and use thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6121677A (en) | Reduced size integrated circuits and methods using test pads located in scribe regions of integrated circuits wafers | |
| US5262719A (en) | Test structure for multi-layer, thin-film modules | |
| JP2668981B2 (ja) | 半導体集積回路 | |
| JPS621247A (ja) | 半導体装置の製造方法 | |
| JPH027188B2 (ja) | ||
| JPH09115972A (ja) | 半導体素子の試験用アレー及び試験方法 | |
| JPH03205853A (ja) | 半導体集積回路 | |
| US6885208B2 (en) | Semiconductor device and test device for same | |
| JPH07122604A (ja) | 半導体集積回路装置 | |
| JPS62194640A (ja) | バンプ実装を用いる半導体集積回路 | |
| IE53794B1 (en) | Large scale integration semiconductor device having monitor element and method of manufacturing the same | |
| JPH1174362A (ja) | 自動配置配線装置のためのライブラリ | |
| JPH04365347A (ja) | 半導体チップにおけるモニタ装置用素子構造 | |
| JPH11330256A (ja) | 半導体装置およびその製造方法 | |
| JPH03180047A (ja) | 集積回路及びその製造方法 | |
| JPS63100741A (ja) | 半導体装置の試験方法 | |
| JPH04118968A (ja) | 半導体集積回路装置 | |
| JPS62268135A (ja) | 半導体装置 | |
| JPH05136243A (ja) | エージング等テスト用パターンを付加した半導体ウエハー | |
| JPS601844A (ja) | 半導体集積回路装置 | |
| JPS59145542A (ja) | 大規模集積回路 | |
| JPH09199565A (ja) | プロセス監視回路 | |
| JPS63291452A (ja) | システム機能を備えた半導体集積回路装置 | |
| JPH03173451A (ja) | 半導体集積回路装置 | |
| JP2003124276A (ja) | 半導体集積回路および半導体装置の製造方法 |