JPS6293704A

JPS6293704A - 複写機の制御装置

Info

Publication number: JPS6293704A
Application number: JP60232554A
Authority: JP
Inventors: Takeshi Tanaka; 健田中
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1985-10-18
Filing date: 1985-10-18
Publication date: 1987-04-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は少ない入出力用のポートを用いて多数の入出力
信号をコントロールできるようにした複写機の制御装置
に関する。

〔従来技術〕

従来の複写機の制ｍ装置として、例えば、ワンチップの
マイクロコンピュータと入出力コントロール用ＬＳＩ（
例えば、８２２５ＰＰＩ等）を組合せて構成したものが
あり、予め設定しりプログラムに従って各部の０Ｎ１０
ＦＦの制御及びコロトロンの印加電圧のＨｚ／Ｌｏ制御
等を行っている。

第２図は人出力コントロール用ＬＳＩに対する従来の入
出力回路を示し、複数の入力ポート（ポート１〜ポート
４）及び出力ポート（ポート１〜ポート６）を備えて入
力ポートより取り込んだ情報（データ）をＣＰＵ側に伝
送すると共にＣＰＵ側よりの情報を外部に出力する入出
力コントロール用ＬＳＩＩと、該ＬＳＩＩの出力ポート
１〜６の各々に接続されて出力■。、■。、■。、■。

、■。及び■。を得るインバータ２と、ＬＳＩＩの入力
ポートの各々に接続されるインバータ３と、該インバー
タ３の各入力に接続される抵抗回路４より構成される。

以上の構成において、抵抗回路４に入力された入力デー
タＩ〜■゛はインバータ３を介してＬ　Ｓ　Ｉ　１の入
力ポートに入力される。入力ポート（１〜４）の入力は
所定のタイミングによってバスを介し、マイクロプロセ
、す（図示せず）に送出される。一方、マイクロプロセ
ッサ側からはバスを介してＬＳＩＩに送出され、所定の
タイミングをもって出力ポート（１〜６）に出力され、
各種の出力装置の制御に用いられる。

〔発明が解決しようとする問題点〕

しかし、従来の複写機の制御装置にあっては、入力信号
及び出力信号の各々に対し各−個のポートを割当ててい
るため、入出力本数に応じたポート数が必要になり、入
出力本数が多い場合には入出力用ＬＳＩを多数必要とし
、システムのコストアップを招く不都合がある。

〔問題点を解決するための手段及び作用〕本発明は上記
に鑑みてなされたものであり、少ない入出力用のポート
を用いて多数の入出力信号をコントロールできるように
するため、入力線及び出力線の各々を相互に同一時限に
発生しない信号グループによって共用するようにした複
写機の制御装置を提供するものである。

〔実施例〕

以下、本発明による複写機の制御装置を詳細に説明する
。

第１図は本発明の一実施例を示し、第２図と同一の部分
は同一の引用数字で示したので重複する説明は省略する
が、ｎ個の出力端子を必要とするときＬＳＩＩの（−＋
１）番目の出力ポートの出力信号を同相出力するバッフ
ァ５と、ＬＳＩＩの（−＋１）番目の出力ポートの出力
信号を反転出力するイインバータ６と、バッファ５の信
号及び入力信号■の各々の論理積をとるアンドゲート７
ａと、入力信号Ｉ″及びインバータ６の出力信号の各々
の論理積をとるアントゲ−１−７ｂと、入力信号■及び
バッファ５の出力信号の論理積をとるアントゲ−）７ｃ
と、入力信号■°及びインバータ６の出力信号の各々の
論理積をとるアンドゲート７ｄと、アンドゲート７ａ及
び７ｂの各出力信号の論理和をとり、その出力信号をＬ
ＳＩＩの入力ポート１へ印加するオアゲー）８ａと、ア
ントゲ−）７ｃ及び７ｄの各出力信号の論理和をとり、
その出力信号をＬＳＩＩの入力ポート２へ印加するオア
ゲート８ｂと、ＬＳＩＩの出力ポート１の出力信号とバ
ッファ５の出力信号の論理積をとるアンドゲート９ａと
、出力ポート１の出力信号とインバータ６の出力信号の
論理積をとるアンドゲート９ｂと、出力ポート２の出力
信号とバッファ５の出力信号の論理積をとるアンドゲー
ト９Ｃと、出力ポート２の出力信号とバッファ５の出力
信号の論理積をとるアンドゲート９ｄと、出力ポート３
の出力信号とバッファ５の出力信号の論理積をとるアン
ドゲート９８と、出力ポート３の出力信号とインバータ
６の出力信号の論理積をとるアンドゲート９ｆを設けて
構成される。尚、アンドゲート９ａ〜９ｆの各出力信号
は、出力信号Ｉ０、Ｉｏ、〜■。、■。に対応する。

以上の構成において、ＬＳＩＩの出力ポート４の出力を
Ｈレベルにするとアンドゲート７ａｓ　７ｃ、９ａ、９
ｃ及び９ｅの各々の入力端子の一方にＨレベル電圧が印
加される。

この結果、入力信号Ｉまたは■がＨレベルで与えられる
と、アンドゲート７ａ及び７Ｃのゲートが開き、オアゲ
ート８ａ、８ｂを介して入力ポート１または入力ポート
２へ印加される。また、出力ポート１〜出力ポート３に
Ｈレベル信号が出力されると、このＨレベル信号が入力
されたアントゲ−）９ａ、９ｅ及び９ｅはゲートが開き
、出力信号■。、■。、■ｏがインバータ２より出力さ
れる。

出力ポート４にＨレベル信号が出力されているときには
、インバータ６の出力はＬレベルにある。従って、アン
ドゲート７ｂ、７ｄ、９ｂ、９ｄ及び９ｆはゲートを閉
じており、入力信号Ｉ゛、■”が印加されても入力ポー
ト１及び入力ポート２には信号が入力されない。

また、出力ポート１〜出力ポート３に出力信号があって
も、インバータ２からは出力信号Ｉ０、■。、■。を発
生しない。

逆に、出力ポート４の出力がＬレベルになると、アント
ゲ−）７ａ、７ｃ、９ａ、９ｃ及び９ｅはゲートを閉じ
、Ｈレベルを出力するインバータ６に接続されたアンド
ゲート７ｂ、７ｄ、９ｂ、９ｄ及び９ｆはゲートを開く
ように動作する。この結果、入力信号■′、■′の各々
のみがアントゲ−）７ｂ及び７ｄを介して入力ポート１
及び入力ポート２に入力され、出カポ−１−１〜３の出
力はアントゲ−１−９ｂ、９ｄ及び９ｆの各々を介し、
出力信号Ｉ。、ｎｏ、ＩＩＩ（＋として出力される（出
力信号Ｎｏ、Ｔｉｅ、ｍ、は出力されない６）このよう
な入力信号の選択入力及び出力信号の選択出力制御の複
写機における用法として、例えば、黒色コピーのほかに
赤色コピーが取れる複写機を例にして説明する。このよ
うに２色コピーが可能な複写機は、第１現像機と第２現
像機を備えているが、これらを同時に駆動することは無
い。従って、例えば、入力信号及び出力信号を２台の現
像機によ、って次表のように使い分けることができる。

即ち、第１現像機を用いるときにＬＳＩＩの１ポート４
をＨレベルにし、第２現像機を用いるときに出力ポート
４をＬレベルにすることによって、入力信号及び出力信
号を選択することができる。

尚、以上の実施例では、ｎ個の入力ポートまたは出力ポ
ート数に対し、２ａ個の入力または出力信号を２グルー
プに切換えて扱うものとしたが、制御用出力ポート、ア
ンドゲート及びオアゲートを信号グループ数に応じて増
加させることによって、ｐＸｎ個（但し、Ｐは信号グル
ープ数）の信号を取扱うことができる。また、第１図に
おいては、入力ポート数および出力ポート数を、説明の
便宜上限定して示したが、任意数にできることは言うま
でもない。

〔発明の効果〕

以上説明した通り、本発明の複写機の制御装置によれば
、ｎ個の入力ポート（または出力ポート）数に対しｍ倍
（但し、ｍは整数）の信号線をｍグループに分けて選択
切換えできるようにしたため、少ない入出力ポート数に
よって多数の入出力信号を制御することができる。この
結果、入出力用ＬＳＩの数を少なくすることができ、シ
ステムのコストダウンを図ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は従来
の複写機の制御装置の入出力コントロール用ＬＳＩの周
辺回路を示す回路図。符号の説明ｌ・−一一一一一−−−−−−−−・・−人出力コント
ロール用ＬＳＩ２．３．６−・・・−・−−一−−−−
−−−−インバータ５−−−−−−−−−−・−・−・
バッファ？　ａ　〜７　ｄ　、　９　ａ　〜９　ｆ　−
＝−＝−−−−−７７Ｆゲート８　ａ　、　８　ｂ−・
・−〜−−−・−・−・・・オアゲート特許出願人富士
ゼロックス株式会社代理人　　　弁理士　　　平　　１）　忠　　雄梨　２
２　災

Claims

【特許請求の範囲】入力ポート及び出力ポートを有し、マイクロプロセッサ部にバス等を介して接続される入出力回路
を備えた複写機の制御装置において、前記入力ポート数または前記出力ポート数の整数倍の入力信号或いは出力信号の内の所定数を選択
して入力または出力する論理回路と、該論理回路を制御し、前記入力信号群或いは出力信号群を予め制御対象に応じて設定したグループ
単位で選択する制御手段を設けたことを特徴とする複写
機の制御装置。