JPS6288327A - Ｉｃ製造技術における誘電体フイルムとしてのシクロシラザン - Google Patents

Ｉｃ製造技術における誘電体フイルムとしてのシクロシラザン

Info

Publication number
JPS6288327A
JPS6288327A JP61241183A JP24118386A JPS6288327A JP S6288327 A JPS6288327 A JP S6288327A JP 61241183 A JP61241183 A JP 61241183A JP 24118386 A JP24118386 A JP 24118386A JP S6288327 A JPS6288327 A JP S6288327A
Authority
JP
Japan
Prior art keywords
polymer
film
substrate
methyl
toluene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61241183A
Other languages
English (en)
Inventor
ルイス・ジーン・アネロ
サティシュ・クマー・ギュプタ
スティーブン・ウェイクフィールド・カートレー
ジョージ・シドニー・ウースター
ラルフ・ルイス・デプレンダ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Allied Corp
Original Assignee
Allied Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Allied Corp filed Critical Allied Corp
Publication of JPS6288327A publication Critical patent/JPS6288327A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、集積回路（王Ｃ）の製造における誘電体フィ
ルムの＋１着に関するものであり、さらに詳しくは、ス
ピン−オン捷たは他の方法によって半導体基板上に誘電
フィルムを製造するために、シクロシラザン高分子物質
を使用することに関する。特に有利なことは、これらの
７クロシラザン高分子物質を、スピン−オン法による中
間レベルの誘電体フィルムの製造に使用すると、基板の
形状の平面化によってＩＣデバイスの収量と信頼性が高
まることである。
誘電体の薄いフィルムは、今日のＩＣ製造技術において
多くの用途、たとえば予備不動態化および拡散マスキン
グ、中間レベル誘電体絶縁、保護膜不動態化および腐蝕
マスクング等の用途、が見出される。熱的に成長させた
珪素の酸化物（Ｓ１０□）を用いる珪素ウェファ−の予
備不動化および拡散マスキングの場合を除いた他の全て
の場合、誘電体フィルムは従来、ビープおよび非ビープ
シリカ（ＳｉＯ□）および窒化珪素（８１３Ｎ４）のよ
うな無機ガラスの化学蒸着（ＣＶＤ　）によって製造さ
れてきた。
ＣＶＤ法を誘電体フィルムの付着に使う場合、たとえば
、フィルム均一性および組成物のコントロールの難しさ
、高レイルのピンホールおよヒ粒状タイプの欠陥、有毒
なおよび危険なガス（たとえばシラン、ＳｉＢ６および
ホスフィン、ＰＨ３）の取扱いそして不十分なステップ
−付着量（平面化不足）等、のいくつかの問題が伴う。
ぎつしシ詰まったＬＳＩ（大規模集積）および■ＬＳ■
（超大規模集積）回路は、絶縁層によって分けられたた
くさんの導電性の相互接続・、ξターンを使って作られ
ている。
ＣＶＤにおける、下に存在する基板の形状を平面化する
能力の不足は、ＣＶＤフィルムをレベル間の誘電体絶縁
層として用いるとき特に重大な問題であり、完成したＩ
Ｃの製造収量および信頼性を大きく減じる。
ＣＶＤ５ｉＯ□フイルムの部分的な平面化まだは平滑化
を行なういくつかの方法が、何年にもわたつて開発され
てきだ。いわゆる″再流動ガラス法では、６〜８％のＰ
を含有するＣＶＤＳｉ○２フィルムを第一しはルの相互
接続物を有する基板上に付着させ、そして基板をその後
拡散炉中で約１０５０℃の温度にまで１５〜３０分間加
熱する。燐の量が多いので、ホスホシリケートガラスの
軟化点は、フィルムの部分流動が生じて基板の形状が滑
らかになる程低い。この方法では、第一レベルのメタラ
イジング材料が再流動温度での熱処理効果に耐えるもの
である必要がある。ポリシリコンメタライジングを用い
るＭＯＳ　（金属−酸化物一半導体）での第一レベルの
相互接続の場合を除いて、相互接続は一般に、５００℃
よシ高い温度を加えることのできないアルミニウムまた
はアルミニウム合金よシなる。従って、再流動ガラス法
はレベル間の絶縁処理に一般に適用することはできない
。さらに、当業界の技術の現状では、高温処理で二つの
好ましくない効果が生じる：熱応力によるト９−パント
の再分配（ドー・ミント分布の変化）および基板の損傷
。付着（ＣＶＤ）フィルムを平面化する他の方法は、励
起イオン銹導エツチングのような外部の物理的方法に基
づく。しかしながら、そのような方法では遅かったり（
処理量が少なかっだシ）、装置を強力なものにしたりお
よび基板に照射損傷が生じがちになったりする傾向があ
る。
化学蒸着の別の方法は、薄い誘電体フィルムを基板へス
ピン−オン法によって付着するものである。スピン−オ
ン法では、適当な高分子物質の浴液を基板上へ施し、そ
して基板を高速（１〜Ｉ　Ｑ　Ｏ００ｒｐｍ　）で約１
０秒間回転させ、それによって高分子物質の高度に均一
なフィルムを基板上に形成する。スピン−オンを行なっ
た後、必要ならばフィルムを乾燥しそして硬化する。ス
ピン−オンフィルムは下に存在する基板の形状を平面化
する固有の性質を有する。従って、スピン−オン法は、
レベル間の絶縁および、一般に、ＩＣ製造技術における
他の用途のために肪電層を付着させる、特に好ましい方
法を提供する。しかしながら、スピン−オン材料／フィ
ルムを有効なものとするためには、たとえば以下のよう
な一群の厳しい要件を満たさなければならない：高度の
機械的結合性および品質、低密度の微小欠陥（ピンホー
ルおよび粒状物）、良好な接着特性、適当な誘電特性、
化学攻撃に対する抵抗性、低い硬化温度、熱安定性そし
て他の材料および後続のＩＣ製造プロセスとの適合性。
フィルムの厚みの範囲は一般に１〜３ミクロンが必要で
ある。
従来、耐熱性有機ポリマーであるポリイミドが長年スピ
ン−オン誘電体として評価されてきた。
ポリイミドは適当な誘電特性を持ちそして数ミクロンの
厚みのフィルムにスピン塗布することができるが、ＩＣ
の製造にこれらを使用することは普及しなかった。これ
は、ポリイミドフィルムの高含水量を含めた、ホリイミ
ト゛フィルムの使用並びに特定の固有材料の制限に伴う
硬化および処理の困難性、基板への接着不足および高温
時での誘電特性の低下のためである。従って、ポリイミ
ド９はスピン−オン誘電体フィルム材料として研究され
てきたが、上記の点を含めた難しい処理要件および材料
特性におけるいくつかの固有の欠点のため、ポリイミド
を使用することは普及しなかった。従って、集積回路の
製造に関連して使用する、改良されたフィルム形成組成
物／システムが望まれている。
本発明において、第一の目的は、置換シクロシーｙ　サ
７ポリマーをスピン−オン誘電体フィルム材料として使
用することである。別の目的は、そのようなポリマーの
製法、それらのポリマーからのスピン−オン溶液の形成
およびＩＣ製造に使用するのに適した特性のスピン−オ
ンフィルムの製造手順である。本発明はＩＣ製造におけ
る誘電体フィルムの付着法を提供するものであり、この
方法は、ポリイミドの使用に伴う問題を最小にすると同
時に、基板の平面化を従来のＣＶＤ法以上に非常に好ま
しく改良するものである。さらに、本発明は、一般的な
ポリマーから製造されたフィルムの、ＩＣに用いるのに
適切な選択された特性を記すものである。
第１図は、珪素または他の半導体基板上の下方レベルの
相互接続における金属ラインのセグメントの断面図であ
る。
第２図は、ＣＶＤ層を金属ラインおよび基板上へ付着さ
せた後に得られた一般的なものの側面図である。
第３図は、メタライジング層を（、ＶＤ層上に施すとき
、従来法でしばしば生じる種類の形状特性を示す比較説
明であシ、ステップ−付着量が不十分であるために、デ
バイス収量が減じる゛′開口″（導体ラインの不連続性
）およびデバイスの信頼度が低下する弱い個所（薄すぎ
る金属層）が生じている。
第４図は、本発明の方法で得られたものの側面図でｌ）
、スピン−オンしたポリマーフィルムが下に存在する基
板の形状を平面化しく全体を滑らかにし）、これによっ
て全体が比較的一定の厚みの連続メタライジング層が付
着することになる。
本発明で用いるポリマーは一般式： ％式％） （式中、Ｒ１およびＲ２はＨまたは炭素原子数１〜１２
の脂肪族基または炭素原子数６〜】５のアリール基であ
り、そしてｎは３または４の値である） を有するシクロシラザン（より一般的にはシリルアミン
）として知られている種類の化合物から誘導される。こ
のような化合物は式： （式中、Ｒ１およびＲ２は上記の通りである）で表わさ
れる６員環および８員環構造を各々有する。
シクロシラザンモノマーおよびポリマーの製造はＳ、　
Ｊ、　Ｇｒｏθ２０８等の米国特許第２．８８５．３７
０号、ＲｌＥ、　Ｂｕｒｋｅ、　Ｊｒ等の米国特許第３
，２２８，８９５号およびＲ，Ｅ、　Ｂｕｒｋｓ、　Ｊ
ｒ等のジャーナル　オンアプライド　ポリマー　ザイエ
ンス、第９号、第２８１１〜２８１７頁（１９６５）に
示されている。
他の適切な文献はＳ、、　Ｄ、　Ｂｒｅｗｅｒ等のＪ、
　Ａ、　Ｃ９Ｓ、。
第７０号、第３８８８頁（１９４８）、Ｅ、Ｌａｒｓｓ
ｏｎ等のＪ、　Ａ、　Ｃ，Ｓ、、第７５号、第９９５頁
（１９５３）およびＲ，Ｍｉｎｎｅ等の、Ｔ、　Ａ、　
Ｃ，Ｓ、、第８２号、第５６２５頁（１９６０）である
。
シクロシラザン分子のＲ１およびＲ２基の性質、モノマ
ーの純度、重合反応の時間および温度そしてスピン−オ
ン溶液の組成を含めたたくさんのファクターが、シリル
アミンポリマーの特性およびその結果スピン塗布した誘
電体フィルムの特性を決定する。
Ｒ１およびＲ２はメチルおよびフェニル基から選択する
のが好ましいが、当業界の熟練者にとって明らかな他の
基も用いることができる。Ｒ１およびＲ２は同じでも異
っていてもよい。従って、ヘキサフェニルシクロシラザ
ン、ヘキサメチルシクロトリシラザンおよび２，４．６
−）リメチル−２，４゜６−トリフエニルシクロトリシ
ラザン（またはメチルフェニルシクロトリシラザン）が
ポリマーを製造するだめの適当な出発モノマーである。
メチルフェニルシラザンが好ましいモノマーである。
ヘキサフェニルシクロトリシラザンから得だポリマーは
、メチルフェニルシクロトリシラザンからのものと較べ
ると相対的により脆く、そのため亀裂のあるフィルムが
生じる。他方、ヘキサメチルシクロトリシラザンはＫＯ
Ｈのような触媒を使用しないと重合できない。しかしな
がら、ヘキサフェニル−およびヘキサメチルシラザンを
共重合することによって得られるポリマーは、本発明の
誘電体フィルムの形成に適した材料である。
シリルアミンポリマーハ、ベンゼン、トルエン等のよう
な無水媒体中での、ＮＨ３と所望のジクロｏ　シラン、
Ｒ１Ｒ２５ｊＣ１２との反応によって製造される。反応
生成物は主に式（１）のシクロトリシラザン（ＲＩＲ２
８１ＮＨ）３からな９、それに比較的少（約３０係より
少ない）の式（Ｈ）のシクロテトラシラザン（Ｒ，Ｒ２
５ｉＮＨ）４および樹脂状の副生成物よりなる。重合は
和モノマー混合物または精製したシクロトリシラザンの
いずれかを使用して行なうことができる。しかしながら
、純粋なメチルフェニルシラザンの重合では、トルエン
または他の有機溶剤に不溶性の高分子の固体が生じる。
従って、メチルフェニルシラザン混合物の重合を行なう
のが好ましい。
シリルアミンモノマーの重合は、不融性のおよび不溶性
の固体が形成される前、粘性の液体が形成されるまで、
大気圧で、４００°Ｃ〜５００°Ｃの温度にて加熱する
ことによって行なう。重合度は、ｌ・ルエンおよび他の
有機溶剤に可溶性であって、０２ミクロンのメンブラン
フィルタ−を通して容易に沖過されうる溶液となるポリ
マーが得られるように調整する。同時に、重合度は、ポ
リマーが４００〜５００℃のフィルム硬化温度であまシ
揮発性でないように、十分に高くなければならない。
好ましい範囲の重合温度は４５０’Ｃ〜５００℃であり
、これは約１〜２４時間の反応時間に対応する。
一般に、ポリマーの１０〜４０％（重量／重量）溶液を
トルエン中でつくるが、たくさんの他の溶剤、たとえば
ベンゼン、キシレン、メチル−イソ−ブチルケトン、シ
クロＲンタノン等、も使用しうる。トルエンを好ましい
溶剤として選択したのは、その蒸発速度が、ポリマー濃
度を約４０％以下の妥当なレベルに保ち々から、スピン
−オン法によって数ミクロン捷での厚い付着をもたらす
比較的速い蒸発速度であるからである。非常に均一でし
わのないフィルムを、特に高濃度の溶液から得るために
、Ｆ’Ｃ−，１３０（ス＋）　　、：＋：　ム社）　”
ような表面活性剤を溶液へ、好ましくは０．０５〜０２
％（重量／容量）の量で、添加することによって、溶液
の流動特性を改良する。溶液は０．２　ミクロンの細孔
のテフロンメンブランフィルタ−を通してきれいなガラ
ス壜へ沖過する。
ポリマー銹電体フィルムの珪素ウェファ−土へノスヒン
ーオン付着は、従来のフォトレジストスピナーを使って
″クリーンルーム″条件下で行なう。基板の回転速度は
２０００〜６０００　ｒｐｍの範囲であるのが好ましい
。スピ／−オン塗布した後、フィルムを空気中で］００
℃にて１５分間予備２−りして、はとんどの溶剤を蒸発
させる。次にフィルムを炉の中で周囲空気中、６０分間
、好ましくは４００〜４５０℃の温度で硬化する。硬化
の間、ポリマーの架橋がさらに生じ、得られるフィルム
はトルエン捷たは他の溶剤に不溶性のものとなる。硬化
したフィルムは、室温での、鉱酸およびＫＯＨ浴液を含
めた一般の実験室的薬品による攻撃に対して不活性であ
る。所望ならば、硬化フィルムを酸素または蒸気中で約
９００℃の温度にてさらに加熱して、それらを非晶質の
ＳｉＯ□（二酸化珪素）フィルムに変えることができる
。
硬化後のスピン−オンフィルムは、非常に均一で、亀裂
がなくそして見たところガラス状である。
それらのピンホールおよび粒状欠陥は低密度であり一般
には平方センナメーター当りの欠陥（各種類）は１未満
である。４００℃の硬化後、フィルムの誘電率は３５±
０５であり、体積抵抗は１０１４オーム・儂程度である
。フィルムは・ξターン化するためにポジティブフォト
レジストマスクを使って、ＣＦ’４＋０□プラズマで容
易に腐蝕することができる。フィルムは５００℃までの
熱処理および水分または周囲の腐蝕による攻撃に対して
安定である。アルミニウムまたは熱Ｓ　］、　０２の約
１ミクロン厚みのパターン化した層を含む基板ヘポリマ
ーフイルムを施すと、基板の形状が高度に平面化され、
第４図の好ましいステップ−伺着量の断面形と々る。従
って、本発明の高分子誘電体フィルムは、今日のＩＣ製
造技術の要求条件に適合した特性を有する。
半導体部品の製造順序を示す図面を参照して、本発明を
さらに説明する。第１図に示すように、金属部材１２、
たとえばアルミニウム、を珪素ウェファ−のような基板
１１土に付着させる。第２図に示すような従来の技術で
は、化学蒸着（ＣｖＤ）層１３を基板上に蒸着させる。
従来法を示す第３図では、（、ＶＤ層を使用するときに
得られる第ニレイルのメタライジング１４の断面形を画
いた。第３図は、金属が薄すぎるかまたは不連続である
領域Ｗを示す；このような欠陥は信頼度に悪い影響を及
ぼす。
第４図では、本発明のシステムを示し、ＣＶＤ層を、本
発明のスピン塗布した高分子層１５に代えである；この
第二の金属層１６は連続しており、厚みが全体に均一で
ある。
以下の実施例は、本発明の誘電体フィルムに適した高分
子物質を、どのようにして製造するかを示す説明のだめ
のものである。
実施例１ トリメチルトリフェニルシクロトリシラザンポリにＱ對
蛮 メチルフェニルジクロロシラン（３ｓ３．ｓ、ｙ。
１８５モル）を１１の乾燥トルエンに溶解し、アンモニ
ア雰囲気下で５時間攪拌した。温度は反応の間８０℃に
上昇し１反応が過剰のアンモニアの存在下で完了しだ後
１５℃に低下した。窒素をパージした後、塩化アンモニ
ウムをｐ過によって生載物から除去した。塩化アンモニ
ウムを熱トルエンと共に攪拌し、洗液をＦ液に加えた。
トルエンを減圧上蒸発によって除いた。２４１　ｇ　（
０，５９５モル）の曇った粘性油の生成物は、主にメチ
ルテトラフェニルシクロテトラシラザンからなり、それ
に少量のシクロテトラシラザンおよびいくらかの樹脂状
物質からなっていた。
５３　ｇ（０，１３モル）の粗メチルフェニルシクロシ
ラザンモノマーを、フラスコ内で窒素雰囲気中、温度４
８０〜４９０℃にて、約１時間加熱すると、重合して粘
性の液体と々シ、約８．？（０，１０モル）のベンゼン
が排除された。冷却すると、生成物はトルエンおよび他
の有機液体に可溶性のガラス状の脆い固体であった。こ
の固体をトルエンに２５％（重量／重量）のレベルで溶
解し、溶液を０２ミクロンのテフロンメンブランフィル
タ−を通して濾過しだ。溶液を裸の珪素ウェファ−の上
で２００　Ｏｒｐｍで回転させ（スビ／−オン）、そし
て基板を１００℃で１５分間加熱し、その後４００℃で
６０分間硬化した。得られたフィルムは厚みが約Ｊ２ｏ
ｏｏ’Ａ（１２ｓクロン）の見たところガラス状の亀裂
のないものであった。
実施例■ トリメチルトリフェニルシクロトリシラザンの重合実施
例１で製造したようなメチルフェニルシクロトリシラザ
ンモノマー６４＆をフラスコ内で窒素雰囲気下、温度４
７０℃にて３一時間加熱すると、重合して粘性の液体と
なり、約９．５　Ｎのベンゼンが排除された。冷却する
と、生成物（５０ｇ）はトルエンおよび他の有機溶剤に
可溶性のガラス状の脆い固体であった。この固体をトル
エンに２５％（重量／重量）のレベルで溶解し、溶液を
沢過後、珪素ウェファ−の表面上で３００　Ｏｒｐｍに
て２０秒間回転させた。処理したウェファ−を１００℃
に１５分間、そして４００℃に１時間加熱したところ、
表面亀裂のない厚みが１２００ＯＡの良質なガラス状フ
ィルムが得られた。
害舊しＩ！囲 ヘキサフェニルシクロシラザン４１Ｊマーの製造５００
ｍｇのトルエンに溶解したジフェニルジクロロシラザン
（２３３ｇ、０９２モル）ヲアンモニアと、温度９５℃
に、それ以上の反応が生じなくなるまで、反応させた。
塩化アンモニウムを濾過して除去し、トルエンを減圧上
蒸発によって除去した。結晶性固体の生成物（１６７１
，０，２８モル）は主にトリマー（（Ｐ　ｈ　）　２　
Ｓ　Ｉ　Ｎ’　Ｈ）　ａから々す、それにわずかのテト
ラマー（（Ｐｈ）２Ｓｊ、ＮＨ）４からなっていた。
５０ｇの上記モノマーを窒素雰囲気中、温度４８０〜４
９０℃で１時間加熱したところ、重合して粘性の液体と
なシ、ベンゼンが排除された。
冷却すると、トルエンおよび他の有機液体に可溶性のガ
ラス状の脆い固体であった。この固体をトルエン中に２
５％（重量／重量）のしくルで溶解し、溶液を０．２ミ
クロンのメンブランフィルタ−を通して濾過しだ。実施
例■のように珪素ウェファ−へ付着させそして硬化させ
たフィルムは、広範囲に亀裂が入っており、従って、Ｉ
Ｃの製造に用いるには不満足なものと見なした。
実施例■ ジメチル−およびジフェニル置換シクロシラザン（−一
でρし子杉りＺ≧ヂシ−リｉ−リ１−１５００ｍｇのト
ルエンに溶解したジメチルジクロロシラン（２００，！
９，１．５５モル）およびジフェニルジクロロシラン（
３９３ｇ、１５５モル）をアンモニアと、温度２５〜３
５℃にて６時間、それ以上の反応が生じなくなるまで反
応させた。
塩化アンモニウムは濾過によって生成物から除去した。
トルエンは減圧上蒸発によって除去した。
曇った粘性油の生成物４５０．７．９は、様々な量のジ
メチル−およびジフェニル基が珪素に付いているシクロ
トリシラザンが主であった。
６２ｇの上記モノマー混合物を窒素雰囲気中、温度４０
０℃にて１一時間加熱したところ、重合して粘性の液体
となり、約１５ＩＩのベンゼンが排除された。冷却する
と、ガラス状の脆いポリマーはトルエンおよび他の有機
溶剤に可溶性であった。
この固体をトルエン中に２０％（重量／重量）のしＲル
で溶解し、そして溶液を珪素ウェファ−の上で３０００
１１−１）にて２０秒間回転させた。処理したウニ−ツ
アーを、１００　’Ｃに１時間／Ｊｌｌ熱後、表面亀裂
のないすぐれたフィルムが得られた。
実施例■ メチルノエニール／クロトリソラザンおよびエチレン？
−真−ンｐ−−ノ”Ｊ−／ビシ−リール１１与体Ωヲ」
−１１−７７二−−−この反応で使用するエチレンジア
ミンのジメチルシリル誘導体は、２２９！７（１７８モ
ル）の−〉メチルジクロ［］ンランをａ　ｏ　ｏ　ｇ（
５０モル）のエチレンジアミンとｌ（１００ｍ５のベン
ゼン中、５０　°Ｃにて、・１時間反応させることによ
って製造した。沖過お・よひベンゼンの除去の後、約１
７２ｇのかつ色の固体が１１１らねた。
５ｇの上記のジメチルシリルアミンポリマーおよび４５
．ゾの実施例Ｉのトリメチルトリフェニルシクロトリシ
ラザンを、窒素雰囲気中、温度４８０゜〜４８５℃にて
、１−ｔｔ５間共間合重合た。ガラス状の脆いポリマー
の固体はトルエンに；う５％（重量／市川）のレベルに
まで溶解し／こ。この溶液を珪素ウェファ−の上で回転
させた。ウェファ−は７０００　ｒｐｍで２０秒間回転
させた。、１００°Ｃで１時間乾燥させた後、約１９．
　ＯＯＯ″Ａの厚みのフ１ルノ、がイ１１られた。これ
は亀裂のない良質でガラス状のものであった。
処理条件および生成物をここに記載の範囲内で様々に変
化しうろことは、無論のことである；従って特許請求の
範囲の記載以外は限定されない。
【図面の簡単な説明】
第１図は珪素−または他の半導体基板上の下方Ｌノベル
の相Ｌｊ接続にお・ける金属う１ンのセグメントの断面
図であり、第２図はＣＶＤ層を金属う・インおよび基板
１−ヘイ−・１着させ／、−後の側面図であり、第１３
図はメタライジング層をＣＶＤ層十に施すとき、従来法
でｊ−ばしば生ｌニる種類の形状信性を示すものであり
、そして第４図は本発明の方法で得られたものの側面図
である。

Claims (13)

    【特許請求の範囲】
  1. （１）高分子物質の溶液を基板上に付着させそして基板
    を高速回転することによつて高分子物質の均一なフィル
    ムを基板上に形成する、誘電体フィルムの基板上への形
    成方法において、改良点が高分子物質として式： （Ｒ＿１Ｒ＿２ＳｉＮＨ）＿ｎ （式中、Ｒ＿１およびＲ＿２は水素または炭素原子数１
    〜１２の脂肪族基または炭素原子数６〜１５のアリール
    基であり、そしてｎは３または４である） のシクロシラザンを用いることよりなる、上記の方法。
  2. （２）高分子物質を、ベンゼン、トルエン、キシレン、
    メチル−イソブチルケトンおよびシクロペンタノンから
    選択した溶剤中の溶液として付着させる、特許請求の範
    囲第（１）項記載の方法。
  3. （３）ポリマーを、Ｒ＿１およびＲ＿２が水素、メチル
    、エチル、シクロヘキシル、フェニルまたはｐ−トルイ
    ル基より選択したものであるシクロシラザンモノマーか
    ら製造する、特許請求の範囲第（２）項記載の方法。
  4. （４）Ｒ＿１およびＲ＿２が共にメチル基である、特許
    請求の範囲第（１）項記載の方法。
  5. （５）Ｒ＿１およびＲ＿２が共にフェニル基である、特
    許請求の範囲第（１）項記載の方法。
  6. （６）ポリマーが、ヘキサメチルシクロトリシラザンお
    よびヘキサフェニルシクロトリシラザンのコポリマーで
    ある、特許請求の範囲第（１）項記載の方法。
  7. （７）Ｒ＿１がメチルでありそしてＲ＿２がフェニル基
    である特許請求の範囲第（１）項記載の方法。
  8. （８）ポリマーが、エチレンジアミンのジメチルシリル
    誘導体およびトリメチルトリフエニルシクロシラザンの
    コポリマーである、特許請求の範囲第（１）項記載の方
    法。
  9. （９）ポリマーが、エチレンジアミンのジメチルシリル
    誘導体およびヘキサフェニルトリシクロシラザンのコポ
    リマーである、特許請求の範囲第（１）項記載の方法。
  10. （１０）ポリマーが、アンモニアと、ジメチルジクロロ
    シランおよびジフェニルジクロロシランの混合物との反
    応によつて製造されるシリルアミンモノマーから誘導さ
    れる、特許請求の範囲第（１）項記載の方法。
  11. （１１）ポリマーの濃度が約１％（重量／重量）〜約５
    ０％（重量／重量）である、特許請求の範囲第（１）項
    記載の方法。
  12. （１２）上記の付着させたフィルムがさらに重合してガ
    ラス状で不融性および不溶性の状態になるまで、フィル
    ムを４００℃〜４５０℃の温度で加熱する、特許請求の
    範囲第（１）項記載の方法。
  13. （１３）ガラス状で不融性および不溶性のフィルムを酸
    素または水蒸気雰囲気中で約９００℃の温度にてさらに
    加熱して、ＳｉＯ＿２（二酸化珪素）フィルムを得る、
    特許請求の範囲第（１）項記載の方法。
JP61241183A 1985-10-11 1986-10-09 Ｉｃ製造技術における誘電体フイルムとしてのシクロシラザン Pending JPS6288327A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US78642185A 1985-10-11 1985-10-11
US786421 1985-10-11

Publications (1)

Publication Number Publication Date
JPS6288327A true JPS6288327A (ja) 1987-04-22

Family

ID=25138526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61241183A Pending JPS6288327A (ja) 1985-10-11 1986-10-09 Ｉｃ製造技術における誘電体フイルムとしてのシクロシラザン

Country Status (3)

Country Link
EP (1) EP0218117A3 (ja)
JP (1) JPS6288327A (ja)
KR (1) KR870004494A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993002472A1 (en) * 1991-07-16 1993-02-04 Catalysts & Chemicals Industries Co., Ltd. Semiconductor device and production thereof
US6562465B1 (en) 1998-04-24 2003-05-13 Catalysts & Chemicals Industries Co., Ltd. Coating liquid for forming a silica-containing film with a low-dielectric constant and substrate coated with such a film
WO2003087228A1 (fr) * 2002-04-12 2003-10-23 Clariant International Ltd. Composition de copolymere contenant du silicium, copolymere contenant du silicium reticule soluble dans un solvant, et articles durcis obtenus a partir de ladite composition
US7211522B2 (en) 2001-04-24 2007-05-01 Nissan Chemical Industries, Ltd. Method of forming thick silica-based film
DE112005002995B4 (de) * 2004-12-17 2010-03-04 The University Of Tokushima Verfahren zur Herstellung eines Substrats mit einer modifizierten Oberfläche und Substrat mit modifizierter Oberfläche
JP2014203858A (ja) * 2013-04-01 2014-10-27 株式会社Adeka ポリシラザンの処理用溶剤およびこれを用いたポリシラザンの処理方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4842888A (en) * 1988-04-07 1989-06-27 Dow Corning Corporation Ceramic coatings from the pyrolysis in ammonia of mixtures of silicate esters and other metal oxide precursors
JPH05243223A (ja) * 1992-02-28 1993-09-21 Fujitsu Ltd 集積回路装置の製造方法
DE69416881T2 (de) * 1993-02-05 1999-11-04 Dow Corning Beschichtung von elektronischen Substraten mit Silika aus Polysilazanen
US5912047A (en) * 1993-03-25 1999-06-15 Dow Corning Corporation Borosilicate electronic coatings
CN100405530C (zh) 1996-05-15 2008-07-23 精工爱普生株式会社 薄膜器件的制造方法
KR100477153B1 (ko) 1996-09-19 2005-08-01 세이코 엡슨 가부시키가이샤 El장치,el장치의제조방법,매트릭스형el장치,매트릭스형el장치의제조방법
JP3899566B2 (ja) 1996-11-25 2007-03-28 セイコーエプソン株式会社 有機ｅｌ表示装置の製造方法
KR102079501B1 (ko) 2014-10-24 2020-02-20 버슘머트리얼즈 유에스, 엘엘씨 규소-함유 필름의 증착을 위한 조성물 및 이를 사용하는 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3228895A (en) * 1963-05-15 1966-01-11 Southern Res Inst Infusible silylamine polymer and process for producing same
DE2944180A1 (de) * 1979-11-02 1981-05-07 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer einen halbleiterkoerper einseitig bedeckenden isolierschicht
US4492717A (en) * 1981-07-27 1985-01-08 International Business Machines Corporation Method for forming a planarized integrated circuit
CA1169022A (en) * 1982-04-19 1984-06-12 Kevin Duncan Integrated circuit planarizing process
US4451969A (en) * 1983-01-10 1984-06-05 Mobil Solar Energy Corporation Method of fabricating solar cells

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993002472A1 (en) * 1991-07-16 1993-02-04 Catalysts & Chemicals Industries Co., Ltd. Semiconductor device and production thereof
US6562465B1 (en) 1998-04-24 2003-05-13 Catalysts & Chemicals Industries Co., Ltd. Coating liquid for forming a silica-containing film with a low-dielectric constant and substrate coated with such a film
US7211522B2 (en) 2001-04-24 2007-05-01 Nissan Chemical Industries, Ltd. Method of forming thick silica-based film
US7491651B2 (en) 2001-04-24 2009-02-17 Nissan Chemical Industries, Ltd. Method of forming thick silica-based film
WO2003087228A1 (fr) * 2002-04-12 2003-10-23 Clariant International Ltd. Composition de copolymere contenant du silicium, copolymere contenant du silicium reticule soluble dans un solvant, et articles durcis obtenus a partir de ladite composition
US7371433B2 (en) 2002-04-12 2008-05-13 Az Electronic Materials Usa Corp. Composition of silicon-containing copolymer, solvent-soluble crosslinked silicon-containing copolymer, and cured articles obtained therefrom
DE112005002995B4 (de) * 2004-12-17 2010-03-04 The University Of Tokushima Verfahren zur Herstellung eines Substrats mit einer modifizierten Oberfläche und Substrat mit modifizierter Oberfläche
US8277929B2 (en) 2004-12-17 2012-10-02 The University Of Tokushima Method for modifying surface of substrate, substrate having modified surface, and method for producing same
JP2014203858A (ja) * 2013-04-01 2014-10-27 株式会社Adeka ポリシラザンの処理用溶剤およびこれを用いたポリシラザンの処理方法

Also Published As

Publication number Publication date
EP0218117A3 (en) 1989-11-23
KR870004494A (ko) 1987-05-09
EP0218117A2 (en) 1987-04-15

Similar Documents

Publication Publication Date Title
US4719125A (en) Cyclosilazane polymers as dielectric films in integrated circuit fabrication technology
EP0610899B1 (en) Methods for the formation of a silicon oxide film
US6022812A (en) Vapor deposition routes to nanoporous silica
US5145723A (en) Process for coating a substrate with silica
EP0493879B1 (en) Hydrogen silsesquioxane resin fractions and their use as coating materials
JP3418458B2 (ja) 半導体装置の製造方法
JPS6288327A (ja) Ｉｃ製造技術における誘電体フイルムとしてのシクロシラザン
JP2003512383A (ja) オルガノセスキシロキサン前駆体を使用する膜の堆積
US7875315B2 (en) Porous inorganic solids for use as low dielectric constant materials
EP1217649A2 (en) Method for forming insulating film between interconnect layers in microelectronic devices
EP0112168A2 (en) Silicone-type coating resin solution and its preparation
JP2003501518A (ja) ポリカルボシランから生じた低誘電率ポリオルガノシリコンコーティング
JPH03180335A (ja) 窒化アルミニウム含有層及びこれを含む多層の形成方法
JP2003512390A (ja) フルオロシルセスキオキサン膜の堆積
JP2005517784A (ja) オルガノシロキサン
US20040186223A1 (en) Etch-stop resins
JP2001520805A (ja) 等級化された密度を有するナノポーラス誘電体フィルム及びそのようなフィルムの製造方法
JP2002534804A (ja) 有機ヒドリドシロキサン樹脂による誘電フィルム
US4826733A (en) Sin-containing coatings for electronic devices
US4801507A (en) Arylsiloxane/silicate compositions useful as interlayer dielectric films
JP3229419B2 (ja) 酸化ケイ素膜の形成方法
JP3982073B2 (ja) 低誘電率絶縁膜形成方法
JP2006503165A (ja) オルガノシロキサン
JPH07242747A (ja) 有機珪素重合体及び半導体装置
JPH04185641A (ja) 耐熱性樹脂組成物と絶縁膜の製造方法