JPS6288038A - マイクロコンピユ−タシステムの誤表示防止装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は１表示装置を備えたマイクロコンピュータにお
いて１作動中における誤表示を防止するマイクロコンピ
ュータシステムの誤表示防止装置に関する。

〔発明の背景〕

マイクロコンピュータを用いた装置Ｃマイクロコンピュ
ータシステム）は近年多（の分野で用イられている。そ
して、これらの装置の多くは、マイクロコンピュータの
演算結果等を表示する表示装置を備えているのが通常で
ある。他方、マイクロコンピュータ自体に対しては、確
実に作動を開始させるパワーｅオン・リセット回路、プ
ログラムの暴走を検出する暴走検出回路等が設けられる
。

これらの回路を第４図に示す。

第４図は従来のマイクロコンピュータシステムの一部の
ブロック図である。図で、ｌはマイクロコンピュータの
演算処理を行うＭＰＵ（マイクロプロセッサユニット）
、２はＭ　Ｐ　Ｕ　１のリセット端子、３はＭＰＵＩの
出力端子である。、４はＭＰＵ１のり七ット端子２と接
続されるパワー・オン・リセット回路であり、電源（図
示されていない）投入後所定の電圧が確立されてから一
定時間後にリセット信号が終了し、リセット端子２に作
動信号を出力する。５はＭＰＵＩの出力端子３からの信
号を入力してマイクロコンピュータのプロクラムの暴走
を検出する暴走検出回路である。暴走が検出されたとき
、暴走検出回路５からはリセット端子２に停止信号が出
力される。

上記装置の動作を第５図に示すリセット端子入力信号波
形図を参照しながら説明する。時刻ｔ０におイテマイク
ロコンピュータシステムの電源カ投入されると、パワー
・オン・リセット回路４は所定時間経過後の゛時刻ｔ、
に高レベル信号Ｈ（作動信　、号）を出力し、この信号
がリセット端子２に入力されることによりマイクロコン
ピュータが作動ヲ開始する。上記所定時間はパワー・オ
ン・リセット回路４に設定されており、電源投入後、マ
イクロコンピュータへの印加電圧が所定電圧に達し。

さらＶＣＭＰＵＩの内部回路が確実に動作し、初期状態
に整定されるのに充分な時間が選定される。

マイクロコンピュータが正常に作動している場合。

ＭＰＵＩの出力端子３からは所定周期のパルスが暴走検
出回路５に出力されている。

この状態においズ１時刻ｔ、にマイクロコンピュータの
プログラムの暴走が発生すると、出力端子３からは前記
パルスが出力されなくなり、暴走検出回路５はこれを検
出してその出力端子から低レベル信号Ｌ（停止信号）を
出力する。このため。

リセット端子２の入力信号は第５図に示すように低レベ
ルＬとなり、マイクロコンピュータの作動は停止する。

暴走検出回路５に設定された所定時間後の時刻１ｓにお
いて、その低レベル信号りの出力が停止されると、リセ
ット端子２０入力信号は第５図に示すように再び高レベ
ル信号Ｈとなり。

マイクロコンピュータは初期状態から作動を開始する。

このようなマイクロコンピュータシステムにおいては１
通常１作動開始にあたってシステムのチェックが実行さ
れるが１表示装置のチェックも実行されるものが多い。

この表示装置のチェツークを第６図に示すフローチャー
トを参照して説明する。

今、第５図に示すように１時刻ｔ、でリセット端子２が
低レベル信号りから高レベル信号ＨＫなると。

マイクロコンピュータでは先づ初期条件設定（イニシャ
ライズ）が行われる（手順Ｓ、）６次いで。

システムが正常であるが否かをチェックするとともに表
示装置が正常であるが否かの表示チェックも行われる（
手順Ｓ、）。この表示チェックは１例えば次のように実
行される。一般〈１表示装置における文字、数字の表示
は多数の発光素子の組合せにより行われる。そこで、こ
れら発光素子すべてを２〜３秒発光させることにより発
光しない素子があるが否が調べて表示チェックを行なう
。なお、ブザーが設けられている場合には、このブザー
も２〜３秒作動させることによりチェックされる。

以上のようなマイクロコンピュータシステムにおいて、
前述のプログラムの暴走は、ノイズの侵入により生じる
ことが多い。したがって、マイクロコンピュータシステ
ムがノイズの多発する個所で使用されている場合、リセ
ット端子２の入力信号はしばしば低レベルＬとなり、マ
イクロコンピュータはその都度イニシャライズされ初期
状態から作動することになる。したがって９表示装置も
その都度例えば全発光素子点灯状態となり１作動中のコ
ンピュータシステムの表示が消え、この表示とは無関係
の表示がなされることになり、使用者に誤表示又は誤動
作の認識を抱がしめ、当該マイクロコンピュータシステ
ムに対する信頼感を失わしめるおそれがある。

〔発明の目的〕

本発明は、上記従来技術の問題点を解決し、マイクロコ
ンピュータのリセット端子に、そのプログラムの暴走に
よる停止信号が入力しても表示チェック処理の実行を防
止することができるマイクロコンピュータシステムの誤
表示防止装置を提供する忙ある。

〔発明の概要〕

上記の目的を達成するため１本発明は、１！源投入後所
定時間マイクロコンピュータのリセット端子にリセット
信号を出力するパワー・オンφリセット回路の信号を遅
延回路により遅延させ、この遅延させた信号をマイクロ
コンピュータの入力端子に入力するとともに、入力端子
に遅延された信号が入力されているときは表示チェック
を実行し。

当該遅延された信号が入力されていないときは表示チェ
ックを実行しないようにしたことを特徴とする。

〔発明の実施例〕

以下１本発明を図示の実施例に基づいて説明する。

第１図は本発明の実施例に係るマイクロコンピュータシ
ステムの誤表示防止装置のブロック図である。図で、第
４図に示す部分と同一部分には同一符号を付して説明を
省略する。６はＭＰＵＩの定められた入力端子である。

７はパワー−オン・リセット回路４の出力信号を遅延す
る遅延回路であり、この遅延回路７により遅延された信
号は入力端子６に入力される。１８はパワー・オン・リ
セット回路４とリセット端子２との間に介在せしめられ
たバッファである。

本実施例の動作を第２図ｆａｌ、　（ｂｌに示す波形図
および第３図に示すタイムチャートを参照しながら説明
する。第２図（ａ）に示すように、時刻ｔ０で電源が投
入されると、パワー・オン・り七ット回路４によりリセ
ット端子２０入力は前述の如く時刻ｔ。

で高レベルＨとなる。一方、パワｍ−オンーリセット回
路４の信号は遅延回路７で時間τだけ遅延され、第２図
（ｂ）に示すように時刻ｔ、’に入力端子６に高レベル
信号Ｈとして入力され、以後、パワー・オン拳リセット
回路４から高レベル信号Ｈが出力されている限り、入力
端子６の高レベル信号Ｈが維持される。

以上の動作において１時刻ｔ、にリセット端子２が低レ
ベル信号りから高レベル信号Ｈになると、マイクロコン
ピュータでは第３図のフローチャートに示すように、ま
ず入力端子６の入力が高レベル信号Ｈか低レベル信号り
かを判断する（手順Ｓ３．）この場合、入力端子６の入
力は低レベル信号りであるので、処理は第６図に示す従
来装置の処理と同じく、イニシャライズ（手順Ｓ、り１
表表示チェック手順Ｓ、、　）が行われた後１通常の処
理に移行する。

時刻１．に至り、プログラムの暴走が発生すると。

出力端子３からのパルス出力が停止し、暴走検出回路５
から低レベル信号りが出力される。この場合、この低レ
ベル信号りはバッファ８の存在により遅延回路７０入力
には何等の影響をも与えない。

低レベル信号りにより、リセット端子２０入力は第２図
（ａ）に示すように時刻ｔ、まで低レベルＬとなる。し
かし、入力端子６の入力は高レベルＨＫ維持されたまま
である。

時刻ｔ、に至り、リセット端子２の入力が高レベルＨに
なると、マイクロコンピュータでは１手順Ｓｔ／）処理
、即ち入力端子６の入力が高レベルＨであるか低レベル
Ｌであるかの判断がなされる。この場合、入力端子６０
入力は第２図（ｂ）に示すように高レベルＨであるので
１手順ＳＩｆ　＋　Ｓ、の処理は行われず、即ち表示チ
ェックは行われず、直ちに通常の処理に移行する。

このように１本実施例では、マイクロコンピュータシス
テムの！源が投入された時のみ表示チェツクヲ行すい、
マイクロコンピュータシステム作動中のリセット端子入
力信号の変化の場合には。

表示チェックを省略するようにしたので１表示が全く別
の態様に変化することはなく、使用者ｆ対して誤表示、
誤動作の認識を抱かしめるのを防止することができる。

なお、遅延回路としては、単安定マルチバイブレータ等
、８ｉ々の回路を使用することができる。

〔発明の効果〕

以上述べたように１本発明では、パワー−オン・リセッ
ト回路のリセット信号を遅延回路により遅延してマイク
ロコンピュータの所定の入力端子に入力し、この入力端
子に遅延さねた上記リセット信号が入力されていないと
き忙は表示チェックを省略する手段を設けたので１表示
装置の表示態様が突然変化するのを防止することができ
、ひいては、使用者に誤表示、誤動作の認様な抱かぜな
いようにすることができる。

【図面の簡単な説明】

第１図は本発明の実施例に係るマイクロコンビユータシ
ステムの誤表示防止装置のブロック図。 第２図（ａｔ、　（ｂ）はマイクロコンピュータのリセ
ット端子および入力端子の入力波形図、第３図は第１図
に示スマイクロコンピュータの７０−チャート。 第４図は従来のマイクロコンピュータシステムの一部の
ブロック図、第５図はマイクロコンピュータのリセット
端子の入力波形図、第６図は第４図に示スマイクロコン
ピュータのフローチャートである。 １・・・・・・ＭＰＵ、２・・・・・・リセット端子、
３・・・・・・出力端子、４・・・・・・パワー・オン
・リセット回路、５・・・・・・暴走検出回路、６・・
・・・・入力端子、７・・・・・・遅延回路、８・・・
・・・バッファ。 し′辷ｔ・うｒ 第１図 第２図 第３図 第４図 第５図 ｔｏ　ｂ　　　　　ｔｚ　　ｔｓ 第６図

Claims (1)

【特許請求の範囲】
1. マイクロコンピユータと、電源投入後所定時間前記マイ
   クロコンピユータのリセツト端子にリセツト信号を出力
   する第１の回路と、前記マイクロコンピュータからの信
   号に基づきプログラムの暴走を監視し当該暴走を検出し
   たとき前記リセツト端子に停止信号を出力する第２の回
   路とを備えたものにおいて、前記第１の回路の信号を遅
   延して前記マイクロコンピユータの入力端子に入力する
   遅延回路と、前記入力端子に前記遅延回路からの信号が
   入力されているときのみ表示装置のチエツクを実行する
   手段とを設けたことを特徴とするマイクロコンピユータ
   システムの誤表示防止装置。