JPS6285445A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6285445A JPS6285445A JP22523485A JP22523485A JPS6285445A JP S6285445 A JPS6285445 A JP S6285445A JP 22523485 A JP22523485 A JP 22523485A JP 22523485 A JP22523485 A JP 22523485A JP S6285445 A JPS6285445 A JP S6285445A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hole
- aluminum
- insulating film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
平坦化を１１ｆ ｔＦとする埋め込み型の多層配線構造
を形成する半導体装置の製造方法であって、ある絶縁膜
をエツチングして埋め込み配線用の溝を形成するとき、
その下の層間絶縁膜がエツチングされて不当に薄くなら
ないように予め絶縁膜間にオーバーエツチング防１１二
川の酸化膜を陽極酸化により形成しておくものである。
を形成する半導体装置の製造方法であって、ある絶縁膜
をエツチングして埋め込み配線用の溝を形成するとき、
その下の層間絶縁膜がエツチングされて不当に薄くなら
ないように予め絶縁膜間にオーバーエツチング防１１二
川の酸化膜を陽極酸化により形成しておくものである。
〔産業−１−の利用分野〕
本発明は半導体装置の製造方法に関するものであり、更
に詳しくＪえば埋め込み型の多層配線構造を形成する半
導体装置の製造方法に関するものである。
に詳しくＪえば埋め込み型の多層配線構造を形成する半
導体装置の製造方法に関するものである。
゛ト導体装置の集枯度を１．ぼるためにはデバイス自体
の縮小とともに、配線を多層構ＭＩ■にすることが重要
である。
の縮小とともに、配線を多層構ＭＩ■にすることが重要
である。
しかし単に層間絶縁膜と配線用の導電ｌ囚を交／７−。
に咀ねる場合には、配線の断差やスルーホールの断差に
よって配線の断線が生じ、品質の低ドを招くことになる
。
よって配線の断線が生じ、品質の低ドを招くことになる
。
そこで多層配線のモ坦化１＆術かいくつか提案されてい
る。
る。
第２図はそのうちの一つの埋め込み配線によって形成さ
れる゛ト導体装置の部分断面図である。図においてｌは
第１層［１の埋め込み配線用ＰＳＧ膜であり、２−１と
２−２は埋め込み配線用ＰＳＧ［ｌの溝の中に埋め込ま
れて形ｓ＆ ８れるアルミニウム配線である。３は層間
絶縁膜としてのＰＳＧ膜であり、４はスルーホールの中
に形成されるアルミニウム配線である。また５は第２層
ＩＩの埋め込み配線用ＰＳＧ膜であり、６は埋め込み配
線用ＰＳＧ膜５の溝の中に埋め込まれて形１＆されるア
ルミニウム配線である。
れる゛ト導体装置の部分断面図である。図においてｌは
第１層［１の埋め込み配線用ＰＳＧ膜であり、２−１と
２−２は埋め込み配線用ＰＳＧ［ｌの溝の中に埋め込ま
れて形ｓ＆ ８れるアルミニウム配線である。３は層間
絶縁膜としてのＰＳＧ膜であり、４はスルーホールの中
に形成されるアルミニウム配線である。また５は第２層
ＩＩの埋め込み配線用ＰＳＧ膜であり、６は埋め込み配
線用ＰＳＧ膜５の溝の中に埋め込まれて形１＆されるア
ルミニウム配線である。
このように埋め込み配線によって形成される半導体装置
はｆ坦であるからアルミニウム配線の断線も少なく、半
導体装置の高集積化にとって極めて有望なものとなって
いる。
はｆ坦であるからアルミニウム配線の断線も少なく、半
導体装置の高集積化にとって極めて有望なものとなって
いる。
ところで第２図に示す埋め込み配線型の半導体装置を製
造する場合、その製造過程において層間絶縁膜３が薄く
なり、層間絶縁膜３のＬ・下のアルミニウム配線が短絡
することがある 第３図はその問題点を説明するための半導体装置の部分
断面図である。図において第２図と同じ番号のものは同
じものを示している。
造する場合、その製造過程において層間絶縁膜３が薄く
なり、層間絶縁膜３のＬ・下のアルミニウム配線が短絡
することがある 第３図はその問題点を説明するための半導体装置の部分
断面図である。図において第２図と同じ番号のものは同
じものを示している。
第２層［１のアルミニウム配線６を埋め込むためにはＰ
ＳＧＳｂＯ２成する必要があるが、同時にスルーホール
のアルミニウム配線４を介して下のアルミニウム配線２
−１に接続する必要がある。
ＳＧＳｂＯ２成する必要があるが、同時にスルーホール
のアルミニウム配線４を介して下のアルミニウム配線２
−１に接続する必要がある。
すなわちエツチングによりスルーホールのアルミニウム
配ｍ４上のＰＳＧＭを完全に除去する必要がある。
配ｍ４上のＰＳＧＭを完全に除去する必要がある。
このときアルミニウム配線４の表面が露出した時点でエ
ツチングを停止１すればよいのであるが、ＰＳＧ［は透
ＩＪ＋であり、アルミニウム配線４１−のＰＳＧ膜が完
全に除去されたかどうかの確認は必ずしも容易ではない
。そこで一般にはオーバーエツチングをすることによっ
てＰＳＧ膜の完全な除去を保証する。
ツチングを停止１すればよいのであるが、ＰＳＧ［は透
ＩＪ＋であり、アルミニウム配線４１−のＰＳＧ膜が完
全に除去されたかどうかの確認は必ずしも容易ではない
。そこで一般にはオーバーエツチングをすることによっ
てＰＳＧ膜の完全な除去を保証する。
このようにして第３図のようにＰＳＧＳｂＯ２を形成す
る場合、ＰＳＧＳｂＯ２ならずその下の層間ＰＳＧ膜３
６部分的に除去され、これにより層間ＰＳＧ膜３の厚さ
が内くなることがある。
る場合、ＰＳＧＳｂＯ２ならずその下の層間ＰＳＧ膜３
６部分的に除去され、これにより層間ＰＳＧ膜３の厚さ
が内くなることがある。
またその後の熱処理等によりアルミニウム配線には凹凸
が生じ、部分的にＰＳＧ膜６は更に薄くなる。このため
アルミニウム配線２−２と４との間で短絡が起こり、半
導体装置の歩留まりおよび品質の低ｆを招く問題点があ
る。
が生じ、部分的にＰＳＧ膜６は更に薄くなる。このため
アルミニウム配線２−２と４との間で短絡が起こり、半
導体装置の歩留まりおよび品質の低ｆを招く問題点があ
る。
本発明はかかる従来例の問題点に鑑み創作されたもので
あり、層間絶縁膜の厚さを維持し、高信頼性の集積回路
の作成をｉｉ能とする半導体装置の製造方法の提供を目
的とする。
あり、層間絶縁膜の厚さを維持し、高信頼性の集積回路
の作成をｉｉ能とする半導体装置の製造方法の提供を目
的とする。
本発明は第１の絶縁膜にスルーホールを形成する工程と
、前記スルーホールの断差を利用することにより、前記
第１の絶縁膜りに被着される部分とスルーホールの中に
被着される部分とが電気的に不連続となるよう第１の導
電膜を薄く形成する工程と、前記第１の絶縁膜りに形成
される第１の導電膜を陽極酸化することにより酸化膜に
変える工程と、前記スルーホールに第２の導電膜７を埋
め込む］二程と、前記酸化膜および前記第２の導電膜の
］二に第２の絶縁膜を形成する工程と、前記第２の導電
膜および前記酸化膜の表面が露出するように前記第２の
絶縁膜に溝を形成する工程と、前記第２の絶縁膜に配線
用の第３の導電膜を埋め込む工程とを備えたことを特徴
とする。
、前記スルーホールの断差を利用することにより、前記
第１の絶縁膜りに被着される部分とスルーホールの中に
被着される部分とが電気的に不連続となるよう第１の導
電膜を薄く形成する工程と、前記第１の絶縁膜りに形成
される第１の導電膜を陽極酸化することにより酸化膜に
変える工程と、前記スルーホールに第２の導電膜７を埋
め込む］二程と、前記酸化膜および前記第２の導電膜の
］二に第２の絶縁膜を形成する工程と、前記第２の導電
膜および前記酸化膜の表面が露出するように前記第２の
絶縁膜に溝を形成する工程と、前記第２の絶縁膜に配線
用の第３の導電膜を埋め込む工程とを備えたことを特徴
とする。
スルーホールを形成した後の次の工程において、第１の
導電膜を薄く形成する。このとき第１の絶縁膜Ｉ−に被
着される第１の導電膜とスルーホールの中に被着される
第１の導？ｔｔ Ｉ漠は、スルーホールの段差によって
！、＋１り離され、電気的にも不連続となる。従って次
の１−稈で第１の絶縁膜Ｉ−の第１の導電膜を陽極酸化
すれば、この導電膜のみ酸化膜に変えることができる。
導電膜を薄く形成する。このとき第１の絶縁膜Ｉ−に被
着される第１の導電膜とスルーホールの中に被着される
第１の導？ｔｔ Ｉ漠は、スルーホールの段差によって
！、＋１り離され、電気的にも不連続となる。従って次
の１−稈で第１の絶縁膜Ｉ−の第１の導電膜を陽極酸化
すれば、この導電膜のみ酸化膜に変えることができる。
一方スルーホール中の第１の導電膜の導１ｒ、性が保持
されているので、スルーポールに埋め込まれる第２の導
電膜との電気的接続は保＋ｉＩｌされる。
されているので、スルーポールに埋め込まれる第２の導
電膜との電気的接続は保＋ｉＩｌされる。
第２の導電膜のＬの第２の絶縁膜を完全に除去するため
に、多少オーバーエツチングする。・五層間絶縁膜のに
にはエツチングレートの極めて〃い性質を持つ酸化膜が
形成されているので、層間絶縁膜がエツチングされるこ
とはない。これにより層間絶縁膜の厚さは維持される。
に、多少オーバーエツチングする。・五層間絶縁膜のに
にはエツチングレートの極めて〃い性質を持つ酸化膜が
形成されているので、層間絶縁膜がエツチングされるこ
とはない。これにより層間絶縁膜の厚さは維持される。
次に図を参照しながら本発明の実施例に係る半導体装置
の製造方法について説明する。第１図は本発明の実施例
に係る埋め込み配線による多層配線構造の半導体装置の
製造方法を説明する図である。
の製造方法について説明する。第１図は本発明の実施例
に係る埋め込み配線による多層配線構造の半導体装置の
製造方法を説明する図である。
（１程ｌ）
まず不図示の゛Ｌ導体基板の−Ｌに１層１１のＰＳＧＩ
悶７を形成する。
悶７を形成する。
（１程２）
ＰＳＧ膜７を開１’ｌ ｌ、て溝を形成した後に全面に
アルミニウム金属膜８を被着する。
アルミニウム金属膜８を被着する。
（工程３）
所定の研磨材を用いて表面を研磨することによりＰＳＧ
膜７のにに被着されたアルミニウム金属膜８を除去し、
溝の中にアルミニウム配線９゜１０を形成する。
膜７のにに被着されたアルミニウム金属膜８を除去し、
溝の中にアルミニウム配線９゜１０を形成する。
（に程４ ）
次に層間ＰＳＧｌ１５ｉ１１を全面に形成した後に。
アルミニウム配線９の一部が露出するようにスルーホー
ル１２を形成する。
ル１２を形成する。
（工程５）
次に面に対してほぼ垂直方向からアルミニウム金属を蒸
着して３００〜５００λ程度の薄いアルミニウム金属膜
を形成する。スルーホールの断差は一般に１．前後であ
るから、ＰＳＧ膜ｌ１ｌ−に被着する金属膜１３とスル
ーホール１２の中のアルミニウム配線９１二に被着する
アルミニウム金属膜１４は切り離され、′電気的にも不
連続となっている。
着して３００〜５００λ程度の薄いアルミニウム金属膜
を形成する。スルーホールの断差は一般に１．前後であ
るから、ＰＳＧ膜ｌ１ｌ−に被着する金属膜１３とスル
ーホール１２の中のアルミニウム配線９１二に被着する
アルミニウム金属膜１４は切り離され、′電気的にも不
連続となっている。
（工程６）
次に陽極酸化法により層間Ｐ Ｓ Ｇ膜１１の１−のア
ルミニウム金属膜１３を酸化してＡ Ｉｔ ０３膜１５
を形成する。このときスルーホール１２中のアルミニウ
ム金属膜１４は電気的に不連続となっているので酸化ｙ
れない。
ルミニウム金属膜１３を酸化してＡ Ｉｔ ０３膜１５
を形成する。このときスルーホール１２中のアルミニウ
ム金属膜１４は電気的に不連続となっているので酸化ｙ
れない。
（工程７）
次に全面にアルミニウム金属膜な被着した後に研磨材を
用いてＡｌ７０３ Ｗ２１５のｌ−に被着されたアルミ
ニウム金属膜を除去し、スルーホール１２の中にアルミ
ニウム金属膜１６が埋めこまれた状態にする。
用いてＡｌ７０３ Ｗ２１５のｌ−に被着されたアルミ
ニウム金属膜を除去し、スルーホール１２の中にアルミ
ニウム金属膜１６が埋めこまれた状態にする。
（１程８）
次にＰＳＧ膜１７を形成した後に埋め込み配線用に溝１
８を形成する。このときの溝形成用のＰＳＧ膜エツチン
グガスとしてａ４Ｆ８ガスを用い、エツチングはＲ，１
，Ｅ、（反応性イオンエツチング）法により行う。この
ガスはアルミニウム金属膜１６およびＡｌ２Ｏ３膜１５
をほとんどエツチングしないから、アルミニウム金属膜
１６の上のＰＳＧ膜を完全に除去するために多少オーバ
ー工＋７チングしてもその下の層間ＰＳＧＭＩＩがエツ
チングされることはない。
８を形成する。このときの溝形成用のＰＳＧ膜エツチン
グガスとしてａ４Ｆ８ガスを用い、エツチングはＲ，１
，Ｅ、（反応性イオンエツチング）法により行う。この
ガスはアルミニウム金属膜１６およびＡｌ２Ｏ３膜１５
をほとんどエツチングしないから、アルミニウム金属膜
１６の上のＰＳＧ膜を完全に除去するために多少オーバ
ー工＋７チングしてもその下の層間ＰＳＧＭＩＩがエツ
チングされることはない。
（下栓９）
次に全面にアルミニウム金属膜を被着した後に研磨材を
用いてＰＳＧ膜１７の上に被着されたアルミニウム金属
膜を除去して溝１８にアルミニウム配線１９を形成する
。このとき層間ＰＳＧ膜１１はト分な厚ぎが保持されて
いるから、アルミニウム配線１９とＰＳＧ膜１１の下の
アルミニウム配線１０とが短絡することはない。
用いてＰＳＧ膜１７の上に被着されたアルミニウム金属
膜を除去して溝１８にアルミニウム配線１９を形成する
。このとき層間ＰＳＧ膜１１はト分な厚ぎが保持されて
いるから、アルミニウム配線１９とＰＳＧ膜１１の下の
アルミニウム配線１０とが短絡することはない。
以Ｉ−のように本発明の実施例によれば２層間Ｐ Ｓ
ＧＭ １１ ｃ７） ｌニノミＡｌ２１ｈ ｖｌ ５
カ形１＆すｌｎているので、ｐｓｃ＋ａｔｔにまでエツ
チングが及ぶことはない。従ってコンタクト不良を防１
１−するためオーバーエツチングしてアルミニウム、金
属膜１６のＰＳＧｖ１７を完全に除去しても、従来のよ
うに層間ＰＳＧ膜１１の膜厚が薄くなることはない。
ＧＭ １１ ｃ７） ｌニノミＡｌ２１ｈ ｖｌ ５
カ形１＆すｌｎているので、ｐｓｃ＋ａｔｔにまでエツ
チングが及ぶことはない。従ってコンタクト不良を防１
１−するためオーバーエツチングしてアルミニウム、金
属膜１６のＰＳＧｖ１７を完全に除去しても、従来のよ
うに層間ＰＳＧ膜１１の膜厚が薄くなることはない。
以１−説明したように、本発明によればスルーホールｌ
―の絶縁膜を除去する際スルーホールのコンタクト不良
を防１１−するためオーバーエツチングを行っても１層
間絶縁膜の上にエツチング阻１ｌ−Ｊｔｌの酸化膜を形
成しているので、層間絶縁膜が薄くなることはない。こ
れにより層間絶縁膜を介する金属配線用のリークや短絡
の防１１−がＩＩｒ能となる。
―の絶縁膜を除去する際スルーホールのコンタクト不良
を防１１−するためオーバーエツチングを行っても１層
間絶縁膜の上にエツチング阻１ｌ−Ｊｔｌの酸化膜を形
成しているので、層間絶縁膜が薄くなることはない。こ
れにより層間絶縁膜を介する金属配線用のリークや短絡
の防１１−がＩＩｒ能となる。
第１図は本発明の実施例に係る埋め込み配線による多層
配線構造の゛ト導体装置の製造方法を説明する断面図で
ある。 第２図と第３図はそれぞれ従来例の製造方法を説明する
ための断面図およびその閤題点を説明するための断面図
である。 ７・・・１層１１のＰＳＧ膜 ８・・・アルミニウム金属膜 ９．１０・・・ａ配線 １１・・・層間ＰＳＧ膜（第１の絶縁膜）１２・・・ス
ルーポール １３．１４・・・アルミニウム金属膜（第１の導電膜） １５・・・Ａｌ２Ｏ３膜（酸化膜） １６・・・アルミニウム金属膜（第２の導電ＩＩ）１７
・・・２層［１のＰＳＧ膜（第２の絶縁膜）１８・・・
溝 １９・・・アルミニウム配線（第３の導電膜）バゴ５ぢ
禾イ２シｌＩり） 第 制庖息め脱帆肘・を図 ３図
配線構造の゛ト導体装置の製造方法を説明する断面図で
ある。 第２図と第３図はそれぞれ従来例の製造方法を説明する
ための断面図およびその閤題点を説明するための断面図
である。 ７・・・１層１１のＰＳＧ膜 ８・・・アルミニウム金属膜 ９．１０・・・ａ配線 １１・・・層間ＰＳＧ膜（第１の絶縁膜）１２・・・ス
ルーポール １３．１４・・・アルミニウム金属膜（第１の導電膜） １５・・・Ａｌ２Ｏ３膜（酸化膜） １６・・・アルミニウム金属膜（第２の導電ＩＩ）１７
・・・２層［１のＰＳＧ膜（第２の絶縁膜）１８・・・
溝 １９・・・アルミニウム配線（第３の導電膜）バゴ５ぢ
禾イ２シｌＩり） 第 制庖息め脱帆肘・を図 ３図
Claims (1)
- 【特許請求の範囲】 第１の絶縁膜にスルーホールを形成する工程と、 前記スルーホールの断差を利用することにより、前記第
１の絶縁膜上に被着される部分とスルーホールの中に被
着される部分とが電気的に不連続となるよう第１の導電
膜を薄く形成する工程と、 前記第１の絶縁膜上に形成される第１の導電膜を陽極酸
化することにより酸化膜に変える工程と、 前記スルーホールに第２の導電膜７を埋め込む工程と、 前記酸化膜および前記第２の導電膜の上に 第２の絶縁膜を形成する工程と、 前記第２の導電膜および前記酸化膜の表面が露出するよ
うに前記第２の絶縁膜に溝を形成する工程と、 前記第２の絶縁膜に配線用の第３の導電膜を埋め込む工
程とを備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22523485A JPS6285445A (ja) | 1985-10-09 | 1985-10-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22523485A JPS6285445A (ja) | 1985-10-09 | 1985-10-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6285445A true JPS6285445A (ja) | 1987-04-18 |
Family
ID=16826091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22523485A Pending JPS6285445A (ja) | 1985-10-09 | 1985-10-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6285445A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06295892A (ja) * | 1992-10-15 | 1994-10-21 | Nec Corp | ポリッシング方法及び金属配線の形成方法 |
-
1985
- 1985-10-09 JP JP22523485A patent/JPS6285445A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06295892A (ja) * | 1992-10-15 | 1994-10-21 | Nec Corp | ポリッシング方法及び金属配線の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0146038A2 (en) | Planarization of multi-level interconnected metallization system | |
| US4007103A (en) | Planarizing insulative layers by resputtering | |
| US6008114A (en) | Method of forming dual damascene structure | |
| JPH0530067B2 (ja) | ||
| JPS6285445A (ja) | 半導体装置の製造方法 | |
| KR20030026838A (ko) | 반도체장치의 제조방법 | |
| JP2643793B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| KR100226258B1 (ko) | 다층 금속 배선 형성 방법 | |
| JPH09172075A (ja) | 半導体装置の多層配線における層間接続孔の製造方法 | |
| KR930006721B1 (ko) | 반도체 집적 회로의 다층 배선 형성방법 | |
| JPS61187251A (ja) | 半導体装置の製造方法 | |
| KR960007642B1 (ko) | 반도체 장치의 제조방법 | |
| JPH07147225A (ja) | 半導体装置およびその製造方法 | |
| KR100304967B1 (ko) | 반도체소자의 배선 및 그의 형성방법 | |
| JP3187500B2 (ja) | 配線構造体の製作方法 | |
| KR100313530B1 (ko) | 반도체 소자의 패드 형성방법 | |
| JPS6381833A (ja) | 半導体装置の製造方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 | |
| JPH04333235A (ja) | 半導体集積回路の製造方法 | |
| JPS60227441A (ja) | 集積回路の製造方法 | |
| JPS6052042A (ja) | 多層配線構造 | |
| JPH06224196A (ja) | 半導体集積回路装置 | |
| JP2001156071A (ja) | 半導体装置及びその製造方法 |