JPS628225A - デジタル信号の状態検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はデジタルメモリを用いたデジタル比較器を利用
したデジタル信号の状態検出装置に関する。

〔発明の技術的背景〕

従来、デジタル信号の状態に応じた制御を行なう装置で
は、たとえば第３図に示すようなものが知られている。

この装置はｎ個の状態の検出を行なうものである。すな
わち、複数ビットのデジタルデータ１は第１乃至第ｎの
各状態検出器ｘ−１，２−２，・・・、２−ｎに並列に
入力される。そして各状態検出器２−１．２−２゜・・
・、２−ｎにはそれぞれ異なる状態が予め設定されてい
る。したがって、デジタルデータ１に内容が一致した状
態検出器２から出力でれる状態検出出力３が制御出力発
生回路４へ入力される。制御出力発生回路４は入力され
た状態検出出力３の内容に対応した制御出力５を出力す
るとともに制御出力発生回路４自体へ帰還する。

したがって、図示しない制御対象をデジタルデ。

−タ１および制御出力５の内容に応じて制御することか
できる。

〔背景技術の問題点〕

しかしながらこのようなものではデジタルデータ１の相
異なるｎ種の状態を検出するためにはｎ個の状態検出器
を必要とする。さらに制御出力発生回路４へ制御出力５
を帰還させるために、制御出力発生回路４の構成が複雑
になシ、制御出力を帰還する構成を変更する。ためには
ハードウェアを変更する必要があり極めて面倒であった
。

〔発明の目的〕

本発明は上記の事情に鑑みてなされたもので検出すべき
状態を設定データに応じて任意に設定可能で、しかも簡
単な構成で多数の状態の検出が可能なデジタル信号の状
態検出装置を提供することを目的とするものである。

〔発明の概要〕

すなわち本発明は、デジタルデータをアドレス入力へ与
えられ、当該デジタルデータに対応して検出すべき状態
を当該アドレスのデータとして予め記憶したメモリを用
い、このメモリのデータ出力を制御出力発生回路へ与え
て制御出力を得るとともに上記データ出力をメモリのア
ドレス入力へ帰還することを特徴とするものである。

〔発明の実施例〕

以下本発明の一実施例を第１図に示すブロック図を参照
して詳細に説明する。図中１１はデジタルデータで第１
のセレクタ１２の一方つ入力へ与える。そして１・３は
メモリ設定アドレスで第１．第２のセレクタ１２．１４
の各他方の入力へ与える。そして第１．第２のセレクタ
１２．１４で選択した信号をメモリ１５のアドレス入力
へ与える。一方メモリ１５のデータ入力へは設定データ
１６を入力する。

そして上記アドレス入力に応じてメモリＪ５から出力さ
れたデータをレジスタ１６に一旦記憶し、このレジスタ
１６から出力する状態検出出力１７を、制御出力発生回
路１８および変換回路１９へ与える。そして制御出力発
生回路１８から状態検出出力の内容に応じた制御出力２
０を出力して図示しない制御対象を制御する。

一方、レジスタ１６から出力される状態検出出力１７は
変換回路１９で所定のコード変換を行ない帰還信号２ノ
として第２のセレクタ１４の一方の入力へ与える。

このような構成であれば、先ず第１．第２のセレクタ１
２．１４をメモリ設定アドレス１３側へ切替えてデジタ
ルデータ１１の内容に対応するアドレスに状、態検出に
対応するデータを設定データ１６として与え、メモリ１
５にデータの書込みを行なう。

そして第１のセレクタ１２をデジタルデータ１１側へ切
換え、第２のセレクタ１４を帰還信号２ノへ切換える。

そしてデジタルデータ１ノと前回の状態検出出力１７の
内容に対応した帰還信号２１に応じたメモリのアドレス
の変化によシ状態検出出力１２を得る。そしてこの状態
検出出力１７に応じて制御出力発生回路１８から制御出
力２Ｑが出力される・ なおレジスタ１６はクロック信号に同期してメモリ１５
のデータ出力を取り込み、保持するようにしているので
、上記データ出力の有効期間中に読み込みを行なうこと
によ）グリッジ等を除去し、正確なデータの取込みが可
能となる。

なお変換回路１９は必らずしも設けなくともよいが、こ
の変換回路１９によシ、たとえば状態検出出力１７をエ
ンコードし、たとえば８ビツトの信号から８−３エンコ
ーダによる３本のアドレス信号を得て、帰還信号２１と
してメモ　　　　□す１５に与えるとかこの変換回路１
９によシ、たとえば状態検出出力１７をデコードし、た
とえば３ビツトの信号から３−８デコーダによ９８種類
のテッゾセレクト信号を得て、帰還信号２１としてメモ
リ１５へ与え、並列に設けた８個のメモリ１５の１個を
選択することもできる。

なお第１図に示す実施例では、デジタルデータ１１のビ
ット数が大きくなると必要なメモリ１５の容量は著るし
く増大する。このような場合、たとえば第２図に示すよ
うに複数のメモリを並列に設けて、さらにこの複数のメ
モリの出力をアドレス入力へ与えられるメモリを縦続に
設ければ所要のメモリの容量の増加を著るしく少なくで
きる。

すなわち第２図において２１−１　、２１−２゜・・・
、２１−ｎは第１乃至第ｎのメモリである。

各メモリ２１−１　、２１−２　、−　、２　Ｊ　−ｎ
はそれぞれ第１のセレクタ２２−１．２２−２゜・・・
、２２−ｎを介して第１乃至第ｎのデジタルデータ２　
Ｊ　−１、２３−２）＝　、　２３−　ｎまたは第１乃
至第ｎのメモリ設定アドレス２４−１゜２４−２　、・
・・、２４−ｎの一方をアドレス入力へ与えられる。さ
らに各メモリ２１−１．２１−２．・・・、２１−ｎの
アドレス入力には各第２のセレクタ２５−１．２５−２
．・・・、２５−ｎを介して各メモリ設定アドレス２４
−１．２４−２．・・・、２４−ｎの一部ま念は後述す
る帰還信号２５が入力される。さらに各メモリ２１−１
．２１−２．・・・、２１−ｎのデータ入力には第１乃
至第ｎの設定データ２６−１．２６−２゜・・・、２６
−ｎを与えて所定のデータを設定する。

なお各デジタルデータ２３−１．２３−２．・・・。

２３−ｎは状態を検出すべきデジタルデータを複数ブロ
ックに分割した各別の１ブロツクである。そして各メモ
リ２１−１．２１−２．・・・。

２１−ｎの各データ出力またはメモリ設定アドレス２７
をセレクタ２８を介してメモリ２９のアドレス入力へ与
える。そしてこのメモリ２９のデータ入力には予め設定
データ３０を与え、−メモリ設定アドレス２７によって
指定されたアドレスに所定のデータを書込んでおく。そ
して、セレクタ２８を介して与えられるデータによって
指定されたアドレスから読み出されたメモリ２９のデー
タはレジスタ３ノに一旦、記憶し、制御出力発生回路３
２および変換回路３３へ状態検出出力３４として与える
。そして制御出力発生回路３２は状態検出出力３４の内
容に応じて制御出力３５を出力し、図示しない制御対象
を制御する。また変換回路３３の出力は帰還信号として
各第２のセレクタ２５−１．２５−２゜・・・、２５−
ｎの他方の入力へ帰還し、前回に出力された状態検出出
力の内容および第１乃至第ｎのデジタルデータ２３−７
　、２３−２）−。

２３−ｎの内容に応じた制御出力３５を得る。

このようにすればデジタルデータのビット数が増加した
場合も必要とするメモリ容量の増加を少なくてき構成お
よびコストの増加を最少にできる。

〔発明の効果〕

以上のように本発明によれば検出する状態の内容は設定
デ〜りに応じて任意に設定可能であシ、しかも多数ビッ
トの組合せからなる状態を簡単な構成で検出することが
できるデジタル信号の状態検出装置を提供することがで
きる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
本発明の他の実施例を示すブロック図、 第３図は従来の状態検出装置の一例を示すブロック図で
ある。 １５．２１−１〜２１−ｎ、２９・・・メモリ、１８．
３２・・・制御出力発生回路、１９．３３・・・変換回
路。

Claims (3)

【特許請求の範囲】
1. （１）検出すべきデジタル信号の内容に対応するアドレ
   スに検出結果に対応するデータを記憶し、アドレス入力
   に上記検出すべきデジタル信号を与えられるメモリと、
   このメモリのデータ出力を与えられ制御出力を制御対象
   へ与える制御出力発生回路とを具備するデジタル信号の
   状態検出装置。
2. （２）特許請求の範囲第１項記載のものにおいて、メモ
   リは複数個が縦続に接続されたデジタル信号の状態検出
   装置。
3. （３）特許請求の範囲第１項記載のものにおいて、メモ
   リの出力データを次回の読出し時に帰還信号としてアド
   レス入力へ帰還するデジタル信号の状態検出装置。