JPS6281728A - 素子分離領域の形成方法 - Google Patents
素子分離領域の形成方法Info
- Publication number
- JPS6281728A JPS6281728A JP22339485A JP22339485A JPS6281728A JP S6281728 A JPS6281728 A JP S6281728A JP 22339485 A JP22339485 A JP 22339485A JP 22339485 A JP22339485 A JP 22339485A JP S6281728 A JPS6281728 A JP S6281728A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- element isolation
- silicon
- layer
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体素子を電気的に分離する素子分離領域
の形成方法に関する。
の形成方法に関する。
［従来技術およびその問題点］
超ＬＳＩにみられるように、近年、素子の集積化が著し
く進展し、それに伴って各素子を電気的に分離する素子
分離領域の縮小化が強く必四とされている。
く進展し、それに伴って各素子を電気的に分離する素子
分離領域の縮小化が強く必四とされている。
半導体素子を電気的に分箸する方法としては。
従来からＰＮ接合を用いたもの、サファイヤ等の絶縁物
基板りに゛ト導体２に子を形成し、それらを島状に切り
離すもの、単結晶基板の異方性エツチングを利用してＶ
字型の溝を用いるもの、選択酸化法を用い酸化層で素子
を囲うもの等が知られている。
基板りに゛ト導体２に子を形成し、それらを島状に切り
離すもの、単結晶基板の異方性エツチングを利用してＶ
字型の溝を用いるもの、選択酸化法を用い酸化層で素子
を囲うもの等が知られている。
この中でよく使用されているのは選択酸化法（ＬＯＣＯ
９法）であるが、この方法では選択酸化時に酸化膜が横
方向にも進むために１．に子分敲領域の縮小化を困難と
している。
９法）であるが、この方法では選択酸化時に酸化膜が横
方向にも進むために１．に子分敲領域の縮小化を困難と
している。
そこで、縮小化の可能な新しい分離方法として、溝素子
分離法が提案されている （玉置洋−１Ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ Ｗｏｒｌｄ、１２２．１３８４．８）
、この分離法は、基板に溝を形成し、その側壁を絶縁層
で覆った後、溝内部を誘電体メは多結晶シリコンで埋込
み、エツチングによって表面を乎坦化することで素子分
離領域を形成するものである。
分離法が提案されている （玉置洋−１Ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ Ｗｏｒｌｄ、１２２．１３８４．８）
、この分離法は、基板に溝を形成し、その側壁を絶縁層
で覆った後、溝内部を誘電体メは多結晶シリコンで埋込
み、エツチングによって表面を乎坦化することで素子分
離領域を形成するものである。
ただし、埋込み材料をＳｉ０２とした場合、シリコンノ
、（板との熱（彰・玉係数が異なるために、埋込み後の
熱処理により大きな応力が発生するという問題点を有し
でいる。
、（板との熱（彰・玉係数が異なるために、埋込み後の
熱処理により大きな応力が発生するという問題点を有し
でいる。
したがって、埋込み材料としては多結晶シリコンが適し
ていると考えられるが、この分離方法では多結晶シリコ
ンを溝に埋込んだ後、エツチングによって４１坦化する
必要があるために、工程が複雑化するという問題点を有
している。また、素子の活性領域等になる゛ト導体層が
エッチ〉・グによって損傷を受けることもあり、素子の
特性を低下させる原因ともなる。
ていると考えられるが、この分離方法では多結晶シリコ
ンを溝に埋込んだ後、エツチングによって４１坦化する
必要があるために、工程が複雑化するという問題点を有
している。また、素子の活性領域等になる゛ト導体層が
エッチ〉・グによって損傷を受けることもあり、素子の
特性を低下させる原因ともなる。
［問題点を解決するための手段］
ト記従来の問題点を解決するために１本発明による素子
分離領域の形成方法は、 素子分離用の溝に半導体材料を埋込んで素子分離領域を
形成する方法において、 堆積面材料の種類による半導体堆積材料の核形成密度の
差を利用し、前記素子分離用の溝の少なくとも底面部に
核形成密度の高い方の材料を設けることで前記、）、子
分雌用の溝に前記゛ト導体材料を選択的に堆積させ埋込
むことを特徴とする。
分離領域の形成方法は、 素子分離用の溝に半導体材料を埋込んで素子分離領域を
形成する方法において、 堆積面材料の種類による半導体堆積材料の核形成密度の
差を利用し、前記素子分離用の溝の少なくとも底面部に
核形成密度の高い方の材料を設けることで前記、）、子
分雌用の溝に前記゛ト導体材料を選択的に堆積させ埋込
むことを特徴とする。
［ｆ’ｌｉ ＩＩ！ ］
これによって素子分離用の溝に自己整合的に半導体材料
が埋込まれるために、エツチングによる？州北を必要と
せず、工程の簡略化および素子特性の向−１−を達成で
きる・ ［実施例］ 以下、本発明の実施例を図面に基づいて詳細に説明する
。
が埋込まれるために、エツチングによる？州北を必要と
せず、工程の簡略化および素子特性の向−１−を達成で
きる・ ［実施例］ 以下、本発明の実施例を図面に基づいて詳細に説明する
。
第１図（Ａ）〜（Ｅ）は、本発明による素子分離領域の
形成方法の第一実施例を示す素子分離領域形成工程図で
ある。
形成方法の第一実施例を示す素子分離領域形成工程図で
ある。
まず、同図（Ａ）に示すように、シリコンの基板ＩＬに
レジスト２を塗布し、素子分離領域の部分のレジストを
除去する。続いて、残留しているレジスト２をマスクと
して、反応性イオンエツチング（以下、ＲＩＥとする。
レジスト２を塗布し、素子分離領域の部分のレジストを
除去する。続いて、残留しているレジスト２をマスクと
して、反応性イオンエツチング（以下、ＲＩＥとする。
）により基板１に溝３を形成する。
次に、同図（Ｂ）に示すように、基板１の表面およこ）
溝３に熱酸化によって厚さ０．１〜０．５ μｍのＳｉ
０２層４を形成する。
溝３に熱酸化によって厚さ０．１〜０．５ μｍのＳｉ
０２層４を形成する。
次に、同図（Ｃ）に示すように、パターニングにより溝
３以外の部分にレジスト５を設け、続いて、ＥＣＲ（Ｅ
ｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅ５ｏｎａｎ
ｃｅ）法又はＧＯ（Ｇｌｏｗ Ｄｉｓｃｈａｒｇｅ）法
等により、レジスト耐用温度以上゛でレジスト５および
溝３の底面部にＳｉ３ Ｎ４層６ （又は非晶質シリコ
ン層）をｔ＜ｔ ｖｌする。ＥＣＲ／、ｌ、を用いると
、方向性のある堆積がｉｉｆ能となり、レジスト５の壁
面および溝３の側面には堆積しない。
３以外の部分にレジスト５を設け、続いて、ＥＣＲ（Ｅ
ｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅ５ｏｎａｎ
ｃｅ）法又はＧＯ（Ｇｌｏｗ Ｄｉｓｃｈａｒｇｅ）法
等により、レジスト耐用温度以上゛でレジスト５および
溝３の底面部にＳｉ３ Ｎ４層６ （又は非晶質シリコ
ン層）をｔ＜ｔ ｖｌする。ＥＣＲ／、ｌ、を用いると
、方向性のある堆積がｉｉｆ能となり、レジスト５の壁
面および溝３の側面には堆積しない。
次に、同図（Ｄ）に示すように、レジスト５を剥離して
溝３底面部のＳｉ３ Ｎ ４層６のみを残留させる。す
なわち、基板１の表面はＳｉ０２層４で覆われ、；に子
分離領域用の溝３の底面部はＳｉ３ Ｎ ４層６で覆わ
れている。
溝３底面部のＳｉ３ Ｎ ４層６のみを残留させる。す
なわち、基板１の表面はＳｉ０２層４で覆われ、；に子
分離領域用の溝３の底面部はＳｉ３ Ｎ ４層６で覆わ
れている。
この構造において、後述するように、ある堆積条件でシ
リコンを堆積させると、Ｓｉ０２層４Ｌには堆積せず、
Ｓｉ３ Ｎ ４層６］二に非晶質ではないシリコンが選
択的に１１ト積する。したがって、同図（Ｅ）に示すよ
うに、）１４３のみに非晶質でなり〜シリコン７が堆積
し、溝３が埋込まれる。
リコンを堆積させると、Ｓｉ０２層４Ｌには堆積せず、
Ｓｉ３ Ｎ ４層６］二に非晶質ではないシリコンが選
択的に１１ト積する。したがって、同図（Ｅ）に示すよ
うに、）１４３のみに非晶質でなり〜シリコン７が堆積
し、溝３が埋込まれる。
なお、Ｓｉ０２層４」−にシリコンが堆積しないという
具体例としては、高温（＞ ９００℃）で５ｉ０２七に
シリコンを堆積させようとすると、シリコンとＳｉＯ２
とが反応してＳｉＯという蒸気圧の高い物質が形成され
、これによって５ｉ０２がエツチングされて５ｉ０２ｈ
にはシリコンが全く付着しないという報告がされている
（Ｔ、Ｙｏｎｅｈａｒａ、Ｓ、Ｙｏｓｈｉｏｋａ。
具体例としては、高温（＞ ９００℃）で５ｉ０２七に
シリコンを堆積させようとすると、シリコンとＳｉＯ２
とが反応してＳｉＯという蒸気圧の高い物質が形成され
、これによって５ｉ０２がエツチングされて５ｉ０２ｈ
にはシリコンが全く付着しないという報告がされている
（Ｔ、Ｙｏｎｅｈａｒａ、Ｓ、Ｙｏｓｈｉｏｋａ。
Ｓ、Ｍｉｙａｚａｗａ Ｊ、Ａｐｐｌ、Ｐｈｙｓ、５３
（１０） ６８３９．１９８２）。
（１０） ６８３９．１９８２）。
第２図（Ａ）〜（Ｅ）は、本発明の第二実施例を示す素
子分離領域の形成工程図である。
子分離領域の形成工程図である。
同図（Ａ）に示すように基板１にＲＩＥにより溝３を形
成した後、同図（Ｂ）に示すように、Ｓｉ０２層４を熱
酸化により形成し、更にその上にＬＰＣｉＶＤ法で厚さ
０．１〜０．２ ＪＬｍのＳｉ３ Ｎ ４層８ （又は
多結晶シリコン）を形成する。
成した後、同図（Ｂ）に示すように、Ｓｉ０２層４を熱
酸化により形成し、更にその上にＬＰＣｉＶＤ法で厚さ
０．１〜０．２ ＪＬｍのＳｉ３ Ｎ ４層８ （又は
多結晶シリコン）を形成する。
次に、同図（Ｃ）に示すように溝３にレジスト９を埋込
み、これをマスクとして表面のＳｉ３ Ｎ ４層８をエ
ツチングし、同図ＣＤ）に示すようにレジスト９を除去
して、溝３の内壁にＳｉ３ Ｎ ４層８を残留させる。
み、これをマスクとして表面のＳｉ３ Ｎ ４層８をエ
ツチングし、同図ＣＤ）に示すようにレジスト９を除去
して、溝３の内壁にＳｉ３ Ｎ ４層８を残留させる。
以下、同図（Ｅ）に示すように、第一実施例と同様にし
て溝３内に非晶質でないシリコン７を選択的に堆積させ
る。Ｓｉ３ Ｎ ４層８でなく多結晶シリコン８であっ
ても、同様に非晶質でないシリコン７を選択的に堆積さ
せることができる。
て溝３内に非晶質でないシリコン７を選択的に堆積させ
る。Ｓｉ３ Ｎ ４層８でなく多結晶シリコン８であっ
ても、同様に非晶質でないシリコン７を選択的に堆積さ
せることができる。
なお、同図（Ｂ）に示す構造で、（Ｃ：Ｆ４＋Ｎ２＋０
２）を用いたＲＩＥにより溝３の側壁のＳｉ３ Ｎ ４
層８のみを残して他のＳｉ３ Ｎ ４層８を除去し、非
晶質でないシリコン７を堆積させてもよい。この方法は
レジスト８の形成および除去の工程が不要であるために
、工程が更に簡略化される。
２）を用いたＲＩＥにより溝３の側壁のＳｉ３ Ｎ ４
層８のみを残して他のＳｉ３ Ｎ ４層８を除去し、非
晶質でないシリコン７を堆積させてもよい。この方法は
レジスト８の形成および除去の工程が不要であるために
、工程が更に簡略化される。
第３図（Ａ）〜（Ｃ）は、本発明の第三実施例を示す素
子分離領域形成工程図である。
子分離領域形成工程図である。
まず、同図（Ａ）に示すように、溝３が形成された基板
１を熱酸化により５１０２層４を形成する。
１を熱酸化により５１０２層４を形成する。
次に、同図（Ｂ）に示すように、溝３の部分を除いてレ
ジスト１０を形成し、レジストｌＯをマスクとしてシリ
コン又は窒素のイオンを注入する。これによって溝３の
底面部のＳｉＯ２層４が、シリコン又は窒素過剰な５１
０２変質層１１となる。
ジスト１０を形成し、レジストｌＯをマスクとしてシリ
コン又は窒素のイオンを注入する。これによって溝３の
底面部のＳｉＯ２層４が、シリコン又は窒素過剰な５１
０２変質層１１となる。
次に、同図（Ｃ）に示すように、レジスト１０を除去し
、堆積面として溝３の底面部に５１０２変質層１１、基
板表面に５１０２層４を露出させる。そして、第一実施
例と同様にしてシリコンを堆積させると、シリコン又は
窒素過剰なＳｉ０２変質層１１にだけにＪ１品質でない
シリコン７が選択的に堆積し、溝３が埋込まれる。
、堆積面として溝３の底面部に５１０２変質層１１、基
板表面に５１０２層４を露出させる。そして、第一実施
例と同様にしてシリコンを堆積させると、シリコン又は
窒素過剰なＳｉ０２変質層１１にだけにＪ１品質でない
シリコン７が選択的に堆積し、溝３が埋込まれる。
次に、Ｌ記第−〜第三実施例で述べた非晶質でないシリ
コン７の堆積過程および堆積条件等について詳細に説明
する。
コン７の堆積過程および堆積条件等について詳細に説明
する。
まず、−競に堆積膜形成過程は次のように占えられてい
る。
る。
堆積面のノ、（板が飛来する原子と異なる種類の材料、
特に−１１品質材料である場合、飛来する原子は基板表
面を自由に拡散し、又は再）入発する。そして原子同志
の衝突の末、核が形成され、その自由エネルギＧの変化
ΔＧが最大となるような核（安定核〕の大きさｒＣ以上
になると、ΔＧは減少し、核は安定にＥ次元的に成長を
続け、島状となる。
特に−１１品質材料である場合、飛来する原子は基板表
面を自由に拡散し、又は再）入発する。そして原子同志
の衝突の末、核が形成され、その自由エネルギＧの変化
ΔＧが最大となるような核（安定核〕の大きさｒＣ以上
になると、ΔＧは減少し、核は安定にＥ次元的に成長を
続け、島状となる。
核を形成することによって生ずる自由エネルギＧの変化
ΔＧは、 ΔＧ ＝ ４πｆ（θ）（σｏ ｒ２＋３７ＩＩＩｇｖ
・ｒ３）ｆ（０） ＝！４ （２−３ｃａｓＯ＋ ｃｏ
ｓ２０）ただし、ｒ：核の曲率半径 ０：核の接触角 ｇマ 、？ｊｉ位堆積当りの自由エネルギσ０ ：核と
真空間の表面エネルギ と表わされる。ΔＧの変化の様子を第４図に示す。同図
において、ΔＧが最大値であるときの安定核の曲率半径
がｒＣである。
ΔＧは、 ΔＧ ＝ ４πｆ（θ）（σｏ ｒ２＋３７ＩＩＩｇｖ
・ｒ３）ｆ（０） ＝！４ （２−３ｃａｓＯ＋ ｃｏ
ｓ２０）ただし、ｒ：核の曲率半径 ０：核の接触角 ｇマ 、？ｊｉ位堆積当りの自由エネルギσ０ ：核と
真空間の表面エネルギ と表わされる。ΔＧの変化の様子を第４図に示す。同図
において、ΔＧが最大値であるときの安定核の曲率半径
がｒＣである。
このように核が成長して島状になり、更に成長して島同
志が接触して網目状に基板表面を覆い、最後に連続膜と
なって基板表面を完全に覆う。このような過程を経て基
板上に堆積膜が形成される。
志が接触して網目状に基板表面を覆い、最後に連続膜と
なって基板表面を完全に覆う。このような過程を経て基
板上に堆積膜が形成される。
上述したような堆積過程において、基板表面の中位面積
当りに形成される核の密度は、飛来原子と基板との相〃
作用に大きく依存し、また温度をはじめとするｌイ「積
条件にも大きく影響される。
当りに形成される核の密度は、飛来原子と基板との相〃
作用に大きく依存し、また温度をはじめとするｌイ「積
条件にも大きく影響される。
そこで堆積膜の材料と基板材料との種類を適当に選択し
、また温度、圧力、ガス種等の堆積条件を適当に設定す
ることで、核形成密度（あるいは核形成速度）を決める
ことができる。したがって、一種類の堆積材料を用い、
上記核形成密度が大きく異なるような多種類の基板材料
から成る堆積面に当該堆積材料を堆積させようとすると
、堆積膜は核形成γ度の高低によって選択的に形成され
る。
、また温度、圧力、ガス種等の堆積条件を適当に設定す
ることで、核形成密度（あるいは核形成速度）を決める
ことができる。したがって、一種類の堆積材料を用い、
上記核形成密度が大きく異なるような多種類の基板材料
から成る堆積面に当該堆積材料を堆積させようとすると
、堆積膜は核形成γ度の高低によって選択的に形成され
る。
第５図は、Ｓｉ０２の堆積面とＳｉ３ Ｎ ４の堆積面
との核形成密度の経時変化を示すグラフである。
との核形成密度の経時変化を示すグラフである。
同グラフが示すように、堆積開始後１０秒はで、５ｉ０
２ ｍでの核形し＆、密度は１０２ｃ「２以下で飽和し
、２０分後でもその＆ｉはほとんど変化しない。
２ ｍでの核形し＆、密度は１０２ｃ「２以下で飽和し
、２０分後でもその＆ｉはほとんど変化しない。
それ１こ対してＳｉ３ Ｎ ４−１）では、１０秒程度
で〜４×１０５Ｃ「２で飽和し、それから１０分はど変
化しないが、それ以降は急激に増大する。この現象は、
Ｓｉ３ Ｎ ４上で島が合体し、完全にＳｉ３ Ｎ ４
の堆積面カシリコンで覆われ、その七に更にシリコンの
核が形成されたために起こると考えられる。
で〜４×１０５Ｃ「２で飽和し、それから１０分はど変
化しないが、それ以降は急激に増大する。この現象は、
Ｓｉ３ Ｎ ４上で島が合体し、完全にＳｉ３ Ｎ ４
の堆積面カシリコンで覆われ、その七に更にシリコンの
核が形成されたために起こると考えられる。
この場合、Ｓｉ０２上での核形成はほとんど問題となら
ないが、反応カス中にＨＧＩガスを添加することで、５
ｉ０２上での核形成を更に抑制することができる。また
、塩８！絆了後に、ＨＣｌが高温で流すことで、５ｉ０
２上の核を除去してもよい。
ないが、反応カス中にＨＧＩガスを添加することで、５
ｉ０２上での核形成を更に抑制することができる。また
、塩８！絆了後に、ＨＣｌが高温で流すことで、５ｉ０
２上の核を除去してもよい。
このように堆積面の材料として８１０２およびＳｉ３
Ｎ ４を選択し、堆積材料としてシリコンを選択すれば
、同グラフに示すように上方に大きな核形成密度差を得
ることができる。核形成密度の差は、同グラフで示すよ
うに安定核の密度で１０３倍以上であれば、堆積膜の十
分な選択形成を行うことができる。
Ｎ ４を選択し、堆積材料としてシリコンを選択すれば
、同グラフに示すように上方に大きな核形成密度差を得
ることができる。核形成密度の差は、同グラフで示すよ
うに安定核の密度で１０３倍以上であれば、堆積膜の十
分な選択形成を行うことができる。
なお、核密度の測定は、光学顕微鏡、電ｆ顕微鏡による
観察によって行われる。
観察によって行われる。
また、Ｓｉ３ Ｎ ４上の核形成密度は、次に示すよう
にＳｉとＮとの組成比にも依存する。
にＳｉとＮとの組成比にも依存する。
第６図は、ＳｉＮの組成比と、その上での核形成密度と
の関係を示すグラフである。このように組成比を変える
ことで核形成密度を３１整することができ１，１１品質
でないシリコン７の厚さを決定することが（Ｉ（能であ
る。
の関係を示すグラフである。このように組成比を変える
ことで核形成密度を３１整することができ１，１１品質
でないシリコン７の厚さを決定することが（Ｉ（能であ
る。
［発ＩＩの効果］
以１−詳細に説明したように、本発明による素子分離領
域の形成方法は、末子分離用の溝の少なくとも底面部に
核形成密度の高い方の材料を設けることで前記素子分離
用の溝に前記半導体材料を選択的に埋込むことを特徴と
する。
域の形成方法は、末子分離用の溝の少なくとも底面部に
核形成密度の高い方の材料を設けることで前記素子分離
用の溝に前記半導体材料を選択的に埋込むことを特徴と
する。
これによって素子分離用のｔ＋Ｗに自己整合的に半導体
材料が埋込まれるために、エツチングによるモ坦化を必
要とせず、微小な素子分離領域を容易に形成でき、素子
特性の向上を達成できる。
材料が埋込まれるために、エツチングによるモ坦化を必
要とせず、微小な素子分離領域を容易に形成でき、素子
特性の向上を達成できる。
第１図（Ａ）〜（Ｅ）は、本発明による素子分離領域の
形成方法の第一実施例を示す素子分離領域形成工程図、 第２図（Ａ）〜（Ｅ）は、本発明の第二実施例を示す素
子分離領域の形成工程図、 第３図（Ａ）〜（Ｇ）は、本発明の第三実施例を示す素
子分離領域形成工程図、 第４図は、自由エネルキＧの変化ΔＧと核の曲率水径と
の関係を示すグラフ、 第５図は、５ｉ０２の堆積面とＳｉ３ Ｎ ４の堆積面
との核形成密度の経時変化を示すグラフ、第６図は、Ｓ
ｉＮの組成比と、その上での核形成密度との関係を示す
グラフである。 ｌ・・・基板 ３・・・溝 ４ 拳 ・ 拳 Ｓｉ０ ２ 層 ６−・・Ｓｉ３ Ｎ ４層 ７・・・非晶質でないシリコン ８・・・Ｓｉ３ Ｎ ４層又は多結晶シリコン層１１舎
・ｅシリコン又は窒素過剰の５ｉ０２層代理人 弁理
士 山 ド 穣 ｆ 第１図 第１図 第２図 （Ｃ） （Ｄ） （Ｅ） 第３図 （Ｂ） １゜ （Ｃ） 第６ 図 ＳｉＸＮ１−ｘ
形成方法の第一実施例を示す素子分離領域形成工程図、 第２図（Ａ）〜（Ｅ）は、本発明の第二実施例を示す素
子分離領域の形成工程図、 第３図（Ａ）〜（Ｇ）は、本発明の第三実施例を示す素
子分離領域形成工程図、 第４図は、自由エネルキＧの変化ΔＧと核の曲率水径と
の関係を示すグラフ、 第５図は、５ｉ０２の堆積面とＳｉ３ Ｎ ４の堆積面
との核形成密度の経時変化を示すグラフ、第６図は、Ｓ
ｉＮの組成比と、その上での核形成密度との関係を示す
グラフである。 ｌ・・・基板 ３・・・溝 ４ 拳 ・ 拳 Ｓｉ０ ２ 層 ６−・・Ｓｉ３ Ｎ ４層 ７・・・非晶質でないシリコン ８・・・Ｓｉ３ Ｎ ４層又は多結晶シリコン層１１舎
・ｅシリコン又は窒素過剰の５ｉ０２層代理人 弁理
士 山 ド 穣 ｆ 第１図 第１図 第２図 （Ｃ） （Ｄ） （Ｅ） 第３図 （Ｂ） １゜ （Ｃ） 第６ 図 ＳｉＸＮ１−ｘ
Claims (1)
- （１）素子分離用の溝に半導体材料を埋込んで素子分離
領域を形成する方法において、 堆積面材料の種類による半導体堆積材料の核形成密度の
差を利用し、前記素子分離用の溝の少なくとも底面部に
核形成密度の高い方の材料を設けることで前記素子分離
用の溝に前記半導体材料を選択的に堆積させ埋込むこと
を特徴とする素子分離領域の形成方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22339485A JPS6281728A (ja) | 1985-10-07 | 1985-10-07 | 素子分離領域の形成方法 |
| GB8623956A GB2183090B (en) | 1985-10-07 | 1986-10-06 | Method for selective formation of deposited film |
| DE19863634140 DE3634140A1 (de) | 1985-10-07 | 1986-10-07 | Verfahren zur selektiven bildung einer abgeschiedenen schicht |
| FR868613927A FR2588416B1 (fr) | 1985-10-07 | 1986-10-07 | Procede de formation selective d'un film depose |
| US08/003,693 US5393646A (en) | 1985-10-07 | 1993-01-19 | Method for selective formation of a deposited film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22339485A JPS6281728A (ja) | 1985-10-07 | 1985-10-07 | 素子分離領域の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6281728A true JPS6281728A (ja) | 1987-04-15 |
Family
ID=16797455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22339485A Pending JPS6281728A (ja) | 1985-10-07 | 1985-10-07 | 素子分離領域の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6281728A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6415535A (en) * | 1987-12-31 | 1989-01-19 | Isuzu Motors Ltd | Clutch controller |
| JP2007110125A (ja) * | 2005-10-12 | 2007-04-26 | Qimonda Ag | マイクロ電子デバイス及びその製造方法 |
-
1985
- 1985-10-07 JP JP22339485A patent/JPS6281728A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6415535A (en) * | 1987-12-31 | 1989-01-19 | Isuzu Motors Ltd | Clutch controller |
| JP2007110125A (ja) * | 2005-10-12 | 2007-04-26 | Qimonda Ag | マイクロ電子デバイス及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7915173B2 (en) | Shallow trench isolation structure having reduced dislocation density | |
| US5321298A (en) | Soi wafer fabrication by selective epitaxial growth | |
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| JPH0650759B2 (ja) | 高度に平面化された集積回路構造を作るための方法 | |
| JPH02214140A (ja) | トレンチ分離構造を形成するためにシリコン基板に丸形底部を有するトレンチを形成する方法 | |
| JP2004103855A (ja) | 基板及びその製造方法 | |
| JP2900503B2 (ja) | 半導体基板内にトレンチ絶縁構造を製造する方法 | |
| JP2001267413A (ja) | 実質的に平坦なトレンチ分離領域を有する半導体デバイス及びその製造方法 | |
| JP3363420B2 (ja) | 自己整合トレンチを有するパターン付きシリコン・オン・インシュレータ基板の製造方法 | |
| US6475875B1 (en) | Shallow trench isolation elevation uniformity via insertion of a polysilicon etch layer | |
| US6228741B1 (en) | Method for trench isolation of semiconductor devices | |
| US6436791B1 (en) | Method of manufacturing a very deep STI (shallow trench isolation) | |
| US6165869A (en) | Method to avoid dishing in forming trenches for shallow trench isolation | |
| US6548345B2 (en) | Method of fabricating trench for SOI merged logic DRAM | |
| KR20020036298A (ko) | 트렌치 소자분리막 및 그 제조방법 | |
| KR100353174B1 (ko) | 절연체 상 실리콘 기판 제조 방법 | |
| US20040014291A1 (en) | Shallow trench isolation structure and method | |
| US6103581A (en) | Method for producing shallow trench isolation structure | |
| JPS6281728A (ja) | 素子分離領域の形成方法 | |
| JPH05849B2 (ja) | ||
| JP3773785B2 (ja) | 半導体装置の製造方法 | |
| JPH0488658A (ja) | 半導体装置およびその製造方法 | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| JPH04245662A (ja) | 半導体装置の製造方法 | |
| JPS6257232A (ja) | アイソレ−シヨンデバイス及びその製法 |