JPS6277635A - ビデオ信号サンプリングクロツク位相補正回路 - Google Patents
ビデオ信号サンプリングクロツク位相補正回路Info
- Publication number
- JPS6277635A JPS6277635A JP60218230A JP21823085A JPS6277635A JP S6277635 A JPS6277635 A JP S6277635A JP 60218230 A JP60218230 A JP 60218230A JP 21823085 A JP21823085 A JP 21823085A JP S6277635 A JPS6277635 A JP S6277635A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- sampling clock
- video signal
- circuit
- signal sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 35
- 238000001514 detection method Methods 0.000 claims abstract description 9
- 230000003111 delayed effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- SEPPVOUBHWNCAW-FNORWQNLSA-N (E)-4-oxonon-2-enal Chemical compound CCCCCC(=O)\C=C\C=O SEPPVOUBHWNCAW-FNORWQNLSA-N 0.000 description 1
- LLBZPESJRQGYMB-UHFFFAOYSA-N 4-one Natural products O1C(C(=O)CC)CC(C)C11C2(C)CCC(C3(C)C(C(C)(CO)C(OC4C(C(O)C(O)C(COC5C(C(O)C(O)CO5)OC5C(C(OC6C(C(O)C(O)C(CO)O6)O)C(O)C(CO)O5)OC5C(C(O)C(O)C(C)O5)O)O4)O)CC3)CC3)=C3C2(C)CC1 LLBZPESJRQGYMB-UHFFFAOYSA-N 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K2215/00—Arrangements for producing a permanent visual presentation of the output data
- G06K2215/0082—Architecture adapted for a particular function
- G06K2215/0091—Outputting only video data, e.g. Hard copy of CRT display
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Television Signal Processing For Recording (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、グラフィックディスプレイ等のビデオ信号発
生装置からのビデオ信号をハードコピー装置等の出力装
置でサンプリングする際のサンプリングクロックの位相
補正回路に関する。
生装置からのビデオ信号をハードコピー装置等の出力装
置でサンプリングする際のサンプリングクロックの位相
補正回路に関する。
本発明は、ビデオ信号発生装置に対する出力装置におけ
るビデオ信号サンプリングクロックの位相補正方法に関
し、 入力ビデオ同期信号の″位相を選択的に変えられる回路
の出力信号を基準入力とし、それに対し常に一定の位相
関係をもつビデオ信号サンプリングクロック発生回路に
おいて、同期信号とビデオ信号サンプリングクロックと
の位相の検出及び判別をし、その結果に基づきビデオ信
号サンプリングクロック発生回路の基準入力信号の位相
を制御することで、同期信号に対してのビデオ信号サン
プリングクロックの位相補正をし、間接的にビデオ画像
信号に対する位相を安定に保つものである。
るビデオ信号サンプリングクロックの位相補正方法に関
し、 入力ビデオ同期信号の″位相を選択的に変えられる回路
の出力信号を基準入力とし、それに対し常に一定の位相
関係をもつビデオ信号サンプリングクロック発生回路に
おいて、同期信号とビデオ信号サンプリングクロックと
の位相の検出及び判別をし、その結果に基づきビデオ信
号サンプリングクロック発生回路の基準入力信号の位相
を制御することで、同期信号に対してのビデオ信号サン
プリングクロックの位相補正をし、間接的にビデオ画像
信号に対する位相を安定に保つものである。
従来のビデオ信号発生装置に対する出力装置では、低周
波のものしか扱われておらず、同期信号に対する、サン
プリングクロック位相の温度探信等を含めた厳密な位相
補正は必要としなかった。
波のものしか扱われておらず、同期信号に対する、サン
プリングクロック位相の温度探信等を含めた厳密な位相
補正は必要としなかった。
又ビデオ画像信号とサンプリングクロックの位相関係は
、一度調整を行えば、その後の再調整は必要なかった。
、一度調整を行えば、その後の再調整は必要なかった。
しかし、最近のＣＡＤ −ＣＡＭで使用されるグラフィ
ックディスプレイ装置においては、１００ＭＨ２を超え
るビデオ周波数が用いられ、この様な用途では、画像を
忠実に再現することが要求されている。しかしこのよう
な周波数帯域においては、回路素子の温度変動による遅
延量変化が大きく影響するようになり、高度に構成され
たＰＬＬ回路によるサンプリングクロック発生回路にお
いても数ｎ５ｅｃ以下の位相ドリフトを保つことは困難
であり、１０（１ＭＨ２以上のビデオ信号に対しては何
らかの補正手段を必要としていた。
ックディスプレイ装置においては、１００ＭＨ２を超え
るビデオ周波数が用いられ、この様な用途では、画像を
忠実に再現することが要求されている。しかしこのよう
な周波数帯域においては、回路素子の温度変動による遅
延量変化が大きく影響するようになり、高度に構成され
たＰＬＬ回路によるサンプリングクロック発生回路にお
いても数ｎ５ｅｃ以下の位相ドリフトを保つことは困難
であり、１０（１ＭＨ２以上のビデオ信号に対しては何
らかの補正手段を必要としていた。
本発明は上記問題点を解決するために、サンプリングク
ロックと水平同期信号の位相関係を検出し判別する手段
とクロック発生回路の基準入力信号となる同期信号の位
相を任意に設定する回路とにより、サンプリングクロッ
クの位相補正を可能とするものである。
ロックと水平同期信号の位相関係を検出し判別する手段
とクロック発生回路の基準入力信号となる同期信号の位
相を任意に設定する回路とにより、サンプリングクロッ
クの位相補正を可能とするものである。
上記のような構成において位相検出の判別結果にもとづ
いて、同期信号の位相遅延量を変更し、前記検出回路出
力が常に同一の状態を保つように補正することによって
、直接的には入力同期信号と、サンプリングクロックの
位相、間接的には同期信号と一定の位相関係にあるビデ
オ画像信号とサンプリングクロックとの位相を一定に保
つようにしたものである。
いて、同期信号の位相遅延量を変更し、前記検出回路出
力が常に同一の状態を保つように補正することによって
、直接的には入力同期信号と、サンプリングクロックの
位相、間接的には同期信号と一定の位相関係にあるビデ
オ画像信号とサンプリングクロックとの位相を一定に保
つようにしたものである。
以下に本発明における実施例について図面にもとづいて
説明する。第１図は本発明の実施例におけるクロック位
相補正回路のブロック図である。
説明する。第１図は本発明の実施例におけるクロック位
相補正回路のブロック図である。
１はディレーライン等による遅延回路で、水平同期信号
ＨＤをサンプリングクロックの約１／２クロツク分遅延
させた信号ＤＨＤを出力する。２はディレーライン等を
用い、かつその遅延量を任意に選択できる遅延セレクタ
、３は前記遅延セレクタ２の出力信号５ＴＨＤによりサ
ンプリングクロックＣＫを発生するクロック発生回路。
ＨＤをサンプリングクロックの約１／２クロツク分遅延
させた信号ＤＨＤを出力する。２はディレーライン等を
用い、かつその遅延量を任意に選択できる遅延セレクタ
、３は前記遅延セレクタ２の出力信号５ＴＨＤによりサ
ンプリングクロックＣＫを発生するクロック発生回路。
４はＨＤを前記ＣＫによりサンプリングし、ＣＫに同期
した水平同期信号５ＹＨＤを作る同期回路、５はＤＨＤ
と５ＹＨＤの位相を比較し、その位相検出信号ＤＴとし
て、５ＹＨＤが進んでいる時は１″、遅れている時は“
０”を出力する位相検出回路。
した水平同期信号５ＹＨＤを作る同期回路、５はＤＨＤ
と５ＹＨＤの位相を比較し、その位相検出信号ＤＴとし
て、５ＹＨＤが進んでいる時は１″、遅れている時は“
０”を出力する位相検出回路。
５は、前記ＤＴを見て遅延セレクタ２の遅延量を制御す
るＣＰＵ回路である。
るＣＰＵ回路である。
次に動作を第２図にもとづいて説明する。
ＤＨＤはＨＤに対しＣＫの１／２周期遅れている。また
５ＴＨＤ １は遅延量ゼロの状態を示し、これによって
、ＣＫＩはその立ち上がりエツジが１／４クロツク遅れ
た状態を保っている。５ＹＨＤ１はＨＤをＣＫＩによっ
てサンプリングしたものであり）（Ｄに対して１／４ク
ロツク遅延することになる。この結果位相検出回路５で
比較される５ＹＨＤＩはＤＨＤに対し進んでいるので、
ＤＴｌとして“１”を出力することになる。
５ＴＨＤ １は遅延量ゼロの状態を示し、これによって
、ＣＫＩはその立ち上がりエツジが１／４クロツク遅れ
た状態を保っている。５ＹＨＤ１はＨＤをＣＫＩによっ
てサンプリングしたものであり）（Ｄに対して１／４ク
ロツク遅延することになる。この結果位相検出回路５で
比較される５ＹＨＤＩはＤＨＤに対し進んでいるので、
ＤＴｌとして“１”を出力することになる。
次に５ＴＨＤ２は遅延量を１／２クロツクとしたもので
ある。この場合、ＣＫ２と５ＹＨＤ２はＨＤに対し３／
４クロツク遅延しているので、５Ｙ）ｌＤ２はＤＨＤに
対して遅れていることになりＤＴ２としては“０″が出
力される。
ある。この場合、ＣＫ２と５ＹＨＤ２はＨＤに対し３／
４クロツク遅延しているので、５Ｙ）ｌＤ２はＤＨＤに
対して遅れていることになりＤＴ２としては“０″が出
力される。
同様に、５ＴＨＤ３は遅延量を１／４クロツクとしたも
ので、図に示すごと＜ＤＨＤと５ＹＨＤ３は同位相にな
りＤＴ３は出力不安定状態となるが、ＨＤをサンプリン
グするＣＫ３はＨＤに対して１／２クロツク位相がずれ
た状態となり、最も安定にサンプリング可能になる。
ので、図に示すごと＜ＤＨＤと５ＹＨＤ３は同位相にな
りＤＴ３は出力不安定状態となるが、ＨＤをサンプリン
グするＣＫ３はＨＤに対して１／２クロツク位相がずれ
た状態となり、最も安定にサンプリング可能になる。
次に第３図に、第２図に説明した５ＴＨＤ３に対するＣ
Ｋの位相が変化した場合の補正手順を説明する。
Ｋの位相が変化した場合の補正手順を説明する。
ＣＫ４は５ＴＨＤ３に対して１／２クロツクずれた状態
を示している。これは第２図における５ＴＨＤに対して
のＣＫの遅れ量１／４クロックから、温度ドリフト等に
よって更に１／４クロツク遅れたことを示している。こ
の結果５ＹＨＤ４はＤＨＤより遅れることになりＤＴ４
は１０″となる。ＣＰＵによってこの状態を見て、第２
図のＤＴ３と同様の状態となる様に５ＹＨＤの遅延量を
変化させたものが、５ＴＨＤ５．ＣＫ５，５ＹＨＤ５で
、５ＹＨＤ５とＤＨＤの位相が一致し、この結果ＣＫ５
の位相は、第２図のＣＫ３の位相と全く一致する様に７
ざる。以上に説明した様にＤＴの状態を不安定な状態に
保つ様に遅延量を制御すれば、サンプリングクロックは
、同期信号に対して、常に同一の位相を保つことが可能
となった。
を示している。これは第２図における５ＴＨＤに対して
のＣＫの遅れ量１／４クロックから、温度ドリフト等に
よって更に１／４クロツク遅れたことを示している。こ
の結果５ＹＨＤ４はＤＨＤより遅れることになりＤＴ４
は１０″となる。ＣＰＵによってこの状態を見て、第２
図のＤＴ３と同様の状態となる様に５ＹＨＤの遅延量を
変化させたものが、５ＴＨＤ５．ＣＫ５，５ＹＨＤ５で
、５ＹＨＤ５とＤＨＤの位相が一致し、この結果ＣＫ５
の位相は、第２図のＣＫ３の位相と全く一致する様に７
ざる。以上に説明した様にＤＴの状態を不安定な状態に
保つ様に遅延量を制御すれば、サンプリングクロックは
、同期信号に対して、常に同一の位相を保つことが可能
となった。
本発明に依れば、入力同期信号とサンプリングクロック
の位相を、ひいては同期信号と一定の位相関係にあるビ
デオ画像信号とサンプリングクロックとの位相関係を１
ｎｓｅｃ程度の調整単位で常に一定に保つことが可能と
なり、１００ＭＨｚ以上のビデオ信号をも安定にサンプ
リングでき、画像を忠実に再現することが可能となる。
の位相を、ひいては同期信号と一定の位相関係にあるビ
デオ画像信号とサンプリングクロックとの位相関係を１
ｎｓｅｃ程度の調整単位で常に一定に保つことが可能と
なり、１００ＭＨｚ以上のビデオ信号をも安定にサンプ
リングでき、画像を忠実に再現することが可能となる。
第１図は、本発明のクロック位相補正回路のブロック図
。第２図は、第１図の動作を示す出力信号説明図。第３
図は、位相が変化したときの出力信号説明図。 ３−・−・−・クロック発生回路 ４−−−一同期回路 ５−・・・・・・位相検出回路 以上 出願人 セイコー電子工業株式会社 Ｄ ＴＩ ＹＨＤ２ ＤＴ３ 不發日目の前作奄ホＴ二刀イ占号説Ｂ月図第２図 第２図１−お１プろ粒才百方（針イヒしｔｌ令のエカ信
号審免日月図第３図 手 続 補 正 書 （方式） １ °１４件の表示 昭和６０年 特許願 第２１８２３０号−発明の名
杓、 ビデオ信号サンプリングクロック位相補正回路３ 補正
をする渚 り５件との関任 束Ｗ、ｓ江東区亀戸６丁目３１査１号
１゜願７、（２３２）セイコー電子工業株式会社代表取
締役 服 部 −部 ４代理人 昭和６１年 １月２８日
。第２図は、第１図の動作を示す出力信号説明図。第３
図は、位相が変化したときの出力信号説明図。 ３−・−・−・クロック発生回路 ４−−−一同期回路 ５−・・・・・・位相検出回路 以上 出願人 セイコー電子工業株式会社 Ｄ ＴＩ ＹＨＤ２ ＤＴ３ 不發日目の前作奄ホＴ二刀イ占号説Ｂ月図第２図 第２図１−お１プろ粒才百方（針イヒしｔｌ令のエカ信
号審免日月図第３図 手 続 補 正 書 （方式） １ °１４件の表示 昭和６０年 特許願 第２１８２３０号−発明の名
杓、 ビデオ信号サンプリングクロック位相補正回路３ 補正
をする渚 り５件との関任 束Ｗ、ｓ江東区亀戸６丁目３１査１号
１゜願７、（２３２）セイコー電子工業株式会社代表取
締役 服 部 −部 ４代理人 昭和６１年 １月２８日
Claims (1)
- 【特許請求の範囲】 グラフィックディスプレイ等のビデオ信号発生装置にお
けるハードコピー装置等の出力装置において、 ａ）基準となる入力信号に対し、常に一定の位相関係を
もつビデオ信号サンプリングクロック発生回路を有し、 ｂ）発生ビデオ信号サンプリングクロックとビデオ同期
信号の位相を比較検出する位相検出回路と、ｃ）その結
果を受けて、ビデオ同期信号に対するビデオ信号サンプ
リングクロックの位相の遅れ進みを判別する位相判別回
路とを有し、 ｄ）ビデオ信号サンプリングクロック発生回路の基準入
力信号の位相を制御することにより、ビデオ信号サンプ
リングクロックの位相を変え、ビデオ同期信号に対して
のビデオ信号サンプリングクロックの位相補正をする事
を特徴としたビデオ信号サンプリングクロック位相補正
回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60218230A JPS6277635A (ja) | 1985-10-01 | 1985-10-01 | ビデオ信号サンプリングクロツク位相補正回路 |
| EP86307229A EP0218402A3 (en) | 1985-10-01 | 1986-09-19 | A sampling clock phase correction circuit |
| US06/912,944 US4713690A (en) | 1985-10-01 | 1986-09-29 | Sampling clock phase correction circuit of video signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60218230A JPS6277635A (ja) | 1985-10-01 | 1985-10-01 | ビデオ信号サンプリングクロツク位相補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6277635A true JPS6277635A (ja) | 1987-04-09 |
Family
ID=16716646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60218230A Pending JPS6277635A (ja) | 1985-10-01 | 1985-10-01 | ビデオ信号サンプリングクロツク位相補正回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4713690A (ja) |
| EP (1) | EP0218402A3 (ja) |
| JP (1) | JPS6277635A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4872055A (en) * | 1987-02-04 | 1989-10-03 | U. S. Philips Corporation | Line synchronizing circuit in a picture display device |
| US4791488A (en) * | 1987-08-12 | 1988-12-13 | Rca Licensing Corporation | Line-locked clock signal generation system |
| JPH0795155B2 (ja) * | 1987-09-18 | 1995-10-11 | 富士写真フイルム株式会社 | 光走査装置の同期回路 |
| US5008659A (en) * | 1988-02-08 | 1991-04-16 | U.S. Philips Corporation | Picture display device including a waveform generator/and a compensation circuit, and integrated circuit incorporating the same |
| US4905085A (en) * | 1988-09-29 | 1990-02-27 | E. I. Du Pont De Nemours And Company | Synchronous sampling system |
| US5717469A (en) * | 1994-06-30 | 1998-02-10 | Agfa-Gevaert N.V. | Video frame grabber comprising analog video signals analysis system |
| US5703656A (en) * | 1995-12-12 | 1997-12-30 | Trw Inc. | Digital phase error detector for locking to color subcarrier of video signals |
| US5982408A (en) * | 1997-04-10 | 1999-11-09 | Lexmark International, Inc. | Method and apparatus for HSYNC synchronization |
| US6288699B1 (en) * | 1998-07-10 | 2001-09-11 | Sharp Kabushiki Kaisha | Image display device |
| US6856358B1 (en) * | 2002-01-16 | 2005-02-15 | Etron Technology, Inc. | Phase-increase induced backporch decrease (PIBD) phase recovery method for video signal processing |
| KR101379419B1 (ko) * | 2006-12-12 | 2014-04-03 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1762131B1 (de) * | 1968-04-13 | 1970-07-02 | Fernseh Gmbh | Schaltungsanordnung zur Nachregelung eines Grobzeitfehlerausgleichers fuer Farbfernsehsignale,die von einem Speicher,insbesondere von einem Magnetband,abgenommen werden |
| JPS594235A (ja) * | 1982-06-29 | 1984-01-11 | Nec Corp | 位相自動補正回路 |
| JPS5985133A (ja) * | 1982-11-08 | 1984-05-17 | Nec Corp | 位相合成回路 |
| JPS59201203A (ja) * | 1983-04-28 | 1984-11-14 | Asahi Optical Co Ltd | 記録情報再生装置の時間軸補正回路 |
-
1985
- 1985-10-01 JP JP60218230A patent/JPS6277635A/ja active Pending
-
1986
- 1986-09-19 EP EP86307229A patent/EP0218402A3/en not_active Withdrawn
- 1986-09-29 US US06/912,944 patent/US4713690A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0218402A2 (en) | 1987-04-15 |
| US4713690A (en) | 1987-12-15 |
| EP0218402A3 (en) | 1990-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4228220B2 (ja) | 遅延固定ループ回路 | |
| US6466098B2 (en) | Analogue-controlled phase interpolator | |
| JPS6277770A (ja) | ビデオ信号のサンプリングクロツク発生回路 | |
| JPS6277635A (ja) | ビデオ信号サンプリングクロツク位相補正回路 | |
| JPS57160286A (en) | Time base correcting device | |
| US7561653B2 (en) | Method and apparatus for automatic clock alignment | |
| JP3063095B2 (ja) | 位相同期装置 | |
| JP2800305B2 (ja) | クロック発生回路 | |
| JP2000047644A (ja) | 液晶表示装置 | |
| JPH113069A (ja) | 集積回路および液晶表示デバイス | |
| KR100290845B1 (ko) | 평판디스플레이시스템의동기신호처리장치 | |
| KR100189877B1 (ko) | 시간축 보정장치 | |
| JP2542933B2 (ja) | 時間軸補正回路 | |
| JPH0884074A (ja) | Ｐｌｌ回路 | |
| JP3880177B2 (ja) | 時間軸補正装置 | |
| JPH06164376A (ja) | Ｐｌｌ回路 | |
| JPH04192971A (ja) | ブランキングパルス作成回路 | |
| JPH0231518A (ja) | 位相同期補償回路 | |
| JP3541628B2 (ja) | スーパーインポーズ装置 | |
| JPH04152764A (ja) | Ａ／ｄ変換装置 | |
| KR20040041985A (ko) | 지연 동기 루프 | |
| JPH0984039A (ja) | 標本化クロック生成装置 | |
| JPH03178221A (ja) | 位相同期装置 | |
| JPS58114587A (ja) | バ−ストロツク基準信号発生回路 | |
| JP2000175069A (ja) | 歪み補正回路 |