JPS6273726A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に半導体基板
上の被エツチング材料の層ｔ−開開孔る工程を含む半導
体装置の製造方法に関する。

〔従来の技術〕

従来、半導体基板上の絶縁体等の被エツチング材料の層
にテーパー状のコンタクトホールｔ［孔する一方法とし
て、等方性エツチングであるウェットエツチングと異方
性エツチングである反応性イオンエツチングとを併用す
る方法が一方法として用いられている。

第３図（ａ）〜（ｅ）は従来の半導体装置の製造方法の
一例を説明するための工程順に示しｔ半導体チップの断
面図である。

纂３図（ａ）Ｉｃ示すようＩｃ、先ず、半導体基板上に
絶縁層、例えばリンル酸ガラス（以降ＰＳＧと称す）層
２ｔ−形成する。

次に、ｗ、３図（ｂ）ｖｃ示すように、前記ＰＳＧ層２
上にポジ型レジスト３會塗布し、縮小投影露光法により
レティクルをマスクとして選択的にポジ型レジスト３ｔ
−露光し、さらに露光され九ポジ型レジスト３を現像し
所定のパターン全形成する。

次に、第３図（ｃ）　ＩＣ示すように一１温度が１３０
℃の乾燥空気雰囲気中で３０分程度のボストベーク上行
ない、その後等方性エツチングであるウェットエツチン
グ、例えばバッフアート弗酸液によシボジ型レジスト３
１ｊｃマスクとして、ｌ’ＳＧ層２を膜厚の半分程度エ
ツチング除去する。この時、エツチング除去されたＰＳ
Ｇ層２の開孔部断面形状はテーパー状になっている。

次に、第３図（イ）に示すようｖｃ、ＣＨＦ、あるいは
ＣＦ４＋Ｈｚ全４＋Ｈｚ金エツチングとして用いる反応
性イオンエツチングにより、ＰＳＧ層２を異方性エツチ
ングすることにより上部がテーパー状になりｔｐｓｃ層
２コンタクトホールを開孔する。

最後に、第３図（ｅ）　ＩＣ示すように、エツチングの
マスクとして用い九ポジ型レジスト３を剥離除去するこ
とにより、シリコン基板ｌ上のＰ８Ｇｆ脅２がテーパー
状に開孔した半導体チップが出来る。

〔発明が解決しようとする問題点〕

しかし、上述の半導体基板上の絶縁層上に、テーパー状
のコンタクトホールを開孔する従来の半導体装置の製造
方法は、絶縁層をエツチングする時にウェットエツチン
グとドライエツチング金併用しているので以下の（１）
と■のような欠点がある。

オンエツチングによシエッチング除去する際ｖｃｂＰＳ
Ｇ層２の残りの膜厚が薄い領域で１４ＰｓＧ層２がエツ
チング除去されてから後、プラズマにシリコン基板１の
表面が晒されるため、コンタクトホール領域のプラズマ
ｖｃ↓るダメージが大きくなり素子特性に悪影響全厚え
ること。

（２）シリコン基板１上のＰＳＧ層２をウェットエッ層
２の断ｆ形状はほぼ垂直になりその部分はテーパー状に
ならない。

以上述べたように、従来方法による半導体基板上の絶Ｒ
Ｎｖ′ｃテーパー状のコンタクトホール全開孔する製造
工程は、半導体装（ｔを製造する工程としては、必ずし
も最良なプロセスではない。

本発明の目的は、極めて信頼性の高い半導体チップの構
造を得ることが出来るようにコンタクトホールのテーパ
ー角度上限定され定範囲内ではあるが任意の角度に形成
することが可能な開孔方法を含む半導体装置の製造方法
を提供することｖｃおる。

〔問題全解決するための平反〕

本発明の半導体装置の製造方法は、−導１型半導体基板
の表面に被エツチング材料の層金形収する工程と、前記
被エツチング材料の層の表面に所定のパターンでマスク
層を形成する工程と、前記−導１型半導体基板の着面に
対して、工・チング性陰参鳴反応ガスの入射角が０°〜
３０６及び−３０゜〜０°ｉ’（なるように前記一導電
型半導体基板を保持し前記マスク層の開孔部側面に丸み
金つける工程と、前記マスク層の開孔部の前記被エツチ
ング材料の層を開孔し前記被エツチング材料の層の開孔
部側面が前記一導電型半導体基板の表面に対してテーパ
ー状に傾斜するように形成する工程と、前記マスク層金
除去する工程と金含んで積取される。

〔実施例〕

次に、本発明の実施例について図面金参照して説明する
。

第２図（ａ）は本発明の一実施例に使用する反応性・ｆ
オンエツチング装置の断面図、篇２図（ｂ）は第２図（
ａ）のＡ部拡大図である。

第２図（ａ）ｌｌｃ示すように、この装ＴＸは本体をア
ースし、下部宿極５と／リコン基板１ｉ１’ｉ（カップ
が供給−ハるようになっている。さらに下部１極５とシ
リコン基板１？置くカップ６は両方共冷却機構がついて
いる。七らにカシプロは回転軸４奮中心に回転させるこ
とが可能である。１友、カップ６は８１層２図（ｂ）に
示すよりに水平位置に対し０゜から±３０°′１で傾け
ることが可能である。

第１図（唱→）ば５本発明の一実施例を説明するための
工程順に示した半導体デツプの断面図である。

先ず、第１図（ａ）ＩＣ示すように、半導体基板、例え
ばシリコン基板１の上に絶縁層例えばＰＥＧ層２を厚さ
１μ情程度ＣＶＤ法により形成する。

次に、第１図（ｂ）ｉｃ示すように、ＰＳＧ層２上にポ
ジ型しジストタ奮塗布し、縮小投影露光装置によりレテ
ィクル全ホトマスクとして放射照度３５０ｒｎＷ／ｃｒ
ｌ　、露光時間９０°〜５の条件で露光全行ない、次に
現像全行なうことｌｃｊり所望のパターン？形成する。

その後、１００℃〜１４０℃の乾燥雰囲気中で２０分〜
６０分間ボストベークを行ない、ポジ型レジスト３ケ硬
化させる。

次に、第２図（ａ）に示すような反応性イオンエツチン
グ猿償内にシリコン基板１ケ下ｇｌＩＳ’？Ｗ極５に対
し傾斜するように隋〈。この反応性イオンエツチング装
置内に電か１またシリコン基板１の傾きは水平方向に対
しＯｏから±３０’ｌＴの任意の角度に傾けることがで
専、下部１！極５と市気的に接続されている。ばらにプ
ラズマ紮発生させ定時にシリコン基板１がイオンシース
内に入る！５４て下ｆＩＳＮ極上面りり下になるように
位にする、 そこで、軍２図由）に示すように、カップ６ゲ歿り６ｂ
のように傾け、回転軸４全中心にソリコン基板ｉ２回Ｗ
ｆ＃：博せながら、　Ａｒ　　ガス金エツチング性反応
ガスとして用いた反応性イオンエツチングを行う。この
時、軍ｌ■（Ｃ１に示すよう九、シリコン基板１の表面
に対してＡ、ｒ　イオンが斜め左方向より入射し、ポジ
型レジスト３０開孔部左側面が影になるようにエゾチン
グ七れる。

次に、早２図（ｂ）に示す工うＩＣ，カップ６七６０の
位置にすれば、駆１図（ｄ）に示すようにシリコン基板
ｕｎ対してＡｒ　　イオンが斜め右方向エリ入射し、ポ
ジ型レジスト３の開孔部右側面が影になるよりにエツチ
ングされる。ここで、Ａｒ　ガス？用い友反応性イオン
エツチングの条件は圧力が４〜７Ｐａ。

Ａｒ流量が１°〜３０　ｍｌ１分、　ｒ、　／、　　電
力が２０°〜４００Ｗ、エツチング時間が１°〜３０分
及びシリコン基板冷却温度が１°〜３０℃である。

この反応性イオンエツチングをした後、ポジ型レジスト
は、第１図（ｅ）ＶＣ示すよりに、開孔部側面が丸みを
帯びた形に整形される。

次に、駆２図（ｂ）に示すように、カップ６を６ａの位
置にして、シリコン基板１？下Ｔｆｌｔｔｆｆ極５ｖｃ
対し水平の位置ニする。この時は％１だ５／リコン基板
１け第２図（ｂ）の回転軸４全中心に回転し続けている
。そこで、第１図（１）ｖｃ示すように丸みを帯び之ポ
ジ型レジスト３をマスクとして、シリコン基板１表面の
ＰＳＧ層２を、ＣＨＦ３あるいはＣＦ４＋Ｈ２１工ツチ
ング注反応ガスとして反応性イオンエツチング２行なう
。この時のエツチング条件は、圧力が５〜ｌ　Ｑ　Ｐ　
ａ、　ＣＦ４流揄ｆｒ’＝　１°〜３０ｒｒｄ−７分。

Ｈ２流葉カ２〜５　ｍ１７分、　ｒ、　／、　”Ｊ力カ
２００−−４０　Ｑｗ及びシリコン基板冷却温度が１°
〜３０℃である。

この反応性イオンエツチングの開始時には、マスクとな
るポジ型レジスト３が第１図（ｅ）に示す形状となって
い為が、反応性イオンエツチングが進行するにつれてポ
ジ型レジスト３が損耗しながらＰＳＧ層２がエツチング
除去され始める。

その結果、算１図（２）のように、ポジ型レジスト３の
側面が反応性イオンエツチングにより後退しＰＳＧ層２
がテーパー状に形成される。

最後に、マスクとして使用したポジ型レジスト３を剥離
除去することｖｃより、シリコン基板１上のＰ８ＧＩｆ
ａｚがテーパー状に開孔した半導体チップが出来る、 本実施例では、ホトレジスト全マスクとして出いている
が、ホトレジストの替りＶｃＸ線レジストあるいｕ電子
線レジスト’ｌ用いる製造方法にも適用出来る事は明ら
かである。

′また、この実施例では被エツチング材料とし一〇絶縁
層金例１’ｃ説明しているが、導電性の材（・＋１例え
ば金属（Ｍ、Ｔｉ、Ｗ等）、多結晶シリコンにも適用で
きることも明らかである。

〔発明の効果〕

以上説明したように、本発明は、半導体基板上に形成さ
れた被エツチング材料の層にテーパー状のコンタクトホ
ール金開孔する工程ｌが従来方法に比ベテーバーがある
範囲内で任意の角度に整形することが可能で、被エツチ
ング材料の層上に形成する他の層の段切ｆ′Ｌ？完全に
防止できるという効果ト、コンタクトホール開孔部の半
導体基板の表面全プラズマに晒す時間が少なくなり、プ
ラズマＩＣよるダメージ全減少できるという効果とが期
待できる。

【図面の簡単な説明】

第１図（ａ）〜の）は本発明の一実施例全説明するため
の工程順に示した半導体チップの断面図、第２図（ａ）
は本発明の一実施例に使用する反応性イオン二ノチング
装置の断面図、第２図Φ）は第２図（ａ）のＡ部拡大図
、第３図（ａ）〜（ｅ）は従来の半導体装置の製造方法
の一例金説明する定めの工程順に示しまた半導体チップ
の断面図である。 １・・・・・・シリコン基板、２・・・・・・リン１土
酸ガラス層（ｉ’　Ｓ　Ｇ層）、３・・・・・・レジス
ト、４・・・・・・回転軸、５・・・・・下部電極、５
，５ａ、６ｂ、５ｃ・・・・・・カップ。 代理人　弁理士　　内　原　　　皆 Ａｔイオン　　　　　　　　　　　　　　　　　　　（
９）ェッ＋シワ小生水Ｊ乞−６；Ａ。 （α） 第２　刺 （αン （ｂ） （（１） 磐　３ （ｄ−） ゾ

Claims (2)

【特許請求の範囲】
1. （１）一導電型半導体基板の表面に被エッチング材料の
   層を形成する工程と、前記被エッチング材料の層の表面
   に所定のパターンでマスク層を形成する工程と、前記一
   導電型半導体基板の表面に対して、エッチング性反応ガ
   スの入射角が０°〜３０°及び−３０°〜０°になるよ
   うに前記一導電型半導体基板を保持し前記マスク層の開
   孔部側面に丸みをつける工程と、前記マスク層の開孔部
   の前記被エッチング材料の層を開孔し前記被エッチング
   材料の層の開孔部側面が前記一導電型半導体基板の表面
   に対してテーパー状に傾斜するように形成する工程と、
   前記マスク層を除去する工程とを含むことを特徴とする
   半導体装置の製造方法。
2. （２）被エッチング材料が絶縁体または導電体である特
   許請求の範囲第（１）項記載の半導体装置の製造方法。