JPS6269324A - タスク制御方式 - Google Patents
タスク制御方式Info
- Publication number
- JPS6269324A JPS6269324A JP20946885A JP20946885A JPS6269324A JP S6269324 A JPS6269324 A JP S6269324A JP 20946885 A JP20946885 A JP 20946885A JP 20946885 A JP20946885 A JP 20946885A JP S6269324 A JPS6269324 A JP S6269324A
- Authority
- JP
- Japan
- Prior art keywords
- task
- time
- business
- changed
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ処理装置におけるタスク制御方式に関
する。
する。
従来、この種のプログラム制御によるデータ処理装置に
おいては、タスク制御プログラムの制御 −の下に複数
のタスクが動作する場合、各々のタスクの実行に割り当
てる時間は、入出力動作待ちにならない限り、はぼ均等
に割シ当てられ、見かけ上被数のタスクが同じ実行時間
で同時進行するような制御をしている。
おいては、タスク制御プログラムの制御 −の下に複数
のタスクが動作する場合、各々のタスクの実行に割り当
てる時間は、入出力動作待ちにならない限り、はぼ均等
に割シ当てられ、見かけ上被数のタスクが同じ実行時間
で同時進行するような制御をしている。
このため、業務プログラムの部会によりあるタスクの実
行速度を優先的に速くした方が全体の処理速度が向上す
る場合には、プロセッサの使用状態に無駄が生じ、全体
的な処理効率を低くするという欠点があった。
行速度を優先的に速くした方が全体の処理速度が向上す
る場合には、プロセッサの使用状態に無駄が生じ、全体
的な処理効率を低くするという欠点があった。
従って本発明の目的は、業務を実行するタスクが必要に
応じてタスク走行の割シ当て時間をダイナミックに変更
する事により、システム全体の処理能力を向上させるこ
とができるタスク制御方式を提供することにある。
応じてタスク走行の割シ当て時間をダイナミックに変更
する事により、システム全体の処理能力を向上させるこ
とができるタスク制御方式を提供することにある。
本発明によれば、制御プログラムのタスク制御部処理の
中に各タスクの走行時間比率を設定するパラメータを設
け、そのパラメータによりタスク制御部が各タスクの走
行時間を決定するようにしておき、しかもそのパラメー
タを業務タスクの指示によりダイナミックに変更するこ
とによジ業務プログラムの都合により、最も高速な処理
が必要なタスクが走行する時、他のタスク全完全に停止
させることなく最適な処理能力分担で複数タスクを実行
する事を特徴とするタスク制御方式が得られる。
中に各タスクの走行時間比率を設定するパラメータを設
け、そのパラメータによりタスク制御部が各タスクの走
行時間を決定するようにしておき、しかもそのパラメー
タを業務タスクの指示によりダイナミックに変更するこ
とによジ業務プログラムの都合により、最も高速な処理
が必要なタスクが走行する時、他のタスク全完全に停止
させることなく最適な処理能力分担で複数タスクを実行
する事を特徴とするタスク制御方式が得られる。
次に本発明について図面を参照して詳細に説明する。
第１図を参照すると、タスク１お：びタスク２は制御プ
ログラム３に基いて実行される０各タスクのタスク走行
割尚て時間はパラメータとして記憶装置１４に設定され
る０タスク分配プログラム５は、このパラメータに従っ
て各タスクの走行時間全決定し、走行ちせる。
ログラム３に基いて実行される０各タスクのタスク走行
割尚て時間はパラメータとして記憶装置１４に設定され
る０タスク分配プログラム５は、このパラメータに従っ
て各タスクの走行時間全決定し、走行ちせる。
業務プログラムの一例として、タスク１にキーボードデ
ィスプレイからオペレータがデータ全入力する為のデー
タ入力処理、タスク２にこのデータ入力処理にＸ、ジ作
放されたデータの編集及び演算等の処理を割り当てた場
会の動作を第２図全参照して説明する。
ィスプレイからオペレータがデータ全入力する為のデー
タ入力処理、タスク２にこのデータ入力処理にＸ、ジ作
放されたデータの編集及び演算等の処理を割り当てた場
会の動作を第２図全参照して説明する。
まず、通常のデータ入力中はタスク１及びタスク２は同
じ走行時間割り当てで動作するが、データ入力終了時、
タスク１の業務タスクから、タスク走行時間変更命令を
発行し、記憶装置４に格納されたパラメータ全、タスク
２０走行割当て時間を長くするように変更する。これに
よりタスク分配プログラム５がこのパラメータをチェッ
クし、タスク走行時間を変更し、七れ以ｖｔタスク２は
変更された走行割り当て時間で実行される。前述したよ
うに、タスク２はタスク１で作ｂｚされたデータの絹集
、演算処理を担尚しており、入出力命令を伴なわない為
、割り当てられた走行時間を無駄なく使用する事が出来
る。
じ走行時間割り当てで動作するが、データ入力終了時、
タスク１の業務タスクから、タスク走行時間変更命令を
発行し、記憶装置４に格納されたパラメータ全、タスク
２０走行割当て時間を長くするように変更する。これに
よりタスク分配プログラム５がこのパラメータをチェッ
クし、タスク走行時間を変更し、七れ以ｖｔタスク２は
変更された走行割り当て時間で実行される。前述したよ
うに、タスク２はタスク１で作ｂｚされたデータの絹集
、演算処理を担尚しており、入出力命令を伴なわない為
、割り当てられた走行時間を無駄なく使用する事が出来
る。
しかしながら、この時、タスク１は同時にキーボードデ
ィスプレイから、次のデータ入力をさせる必要があシ、
走行時間割り当てをタスク２にすべて与える事はできな
いので、タスク２の走行時間割り当てはオペレータのデ
ータ入力に違和感を与えない範囲で設定する必要がある
０ デ一タ編集および演算処理が終つ次段階で、再びタスク
走行時間変更命令を発行し変更され之パラメータを元の
状態に戻す０ このようにして業務プログラムの実行状態に合わせて業
務プログラム自身がタスク走行時間割り当て比率をダイ
ナミックに変更する事により、システム全体として複数
タスクによる業務プログラムを効率よく実行する事が可
能である０〔発明の効果〕 本発明は以上説明し友ように、複数の業務タスクを時間
分割で見かけ上同時に実行するようなタスク制御におい
て、業務タスク自身がその割り当て時間比率をダイナミ
ックに変更できるようにし友ことによって、システム全
体の処理能力を向上させる効果がある。
ィスプレイから、次のデータ入力をさせる必要があシ、
走行時間割り当てをタスク２にすべて与える事はできな
いので、タスク２の走行時間割り当てはオペレータのデ
ータ入力に違和感を与えない範囲で設定する必要がある
０ デ一タ編集および演算処理が終つ次段階で、再びタスク
走行時間変更命令を発行し変更され之パラメータを元の
状態に戻す０ このようにして業務プログラムの実行状態に合わせて業
務プログラム自身がタスク走行時間割り当て比率をダイ
ナミックに変更する事により、システム全体として複数
タスクによる業務プログラムを効率よく実行する事が可
能である０〔発明の効果〕 本発明は以上説明し友ように、複数の業務タスクを時間
分割で見かけ上同時に実行するようなタスク制御におい
て、業務タスク自身がその割り当て時間比率をダイナミ
ックに変更できるようにし友ことによって、システム全
体の処理能力を向上させる効果がある。
第１図は本発明の一実施例を示°ｔブロック図、第２図
は本発明の一実施例の動作ケラ＜すタイムチャートであ
る。 １・・・・・・タスク、２・・・・・・制御プログラム
、３・・・・・記憶装置、４・・・・・・タスク分配プ
ログラム。 ２−一雫１
は本発明の一実施例の動作ケラ＜すタイムチャートであ
る。 １・・・・・・タスク、２・・・・・・制御プログラム
、３・・・・・記憶装置、４・・・・・・タスク分配プ
ログラム。 ２−一雫１
Claims (1)
- タスク制御プログラムが複数の業務タスクを時分割制御
により、見かけ上同時に実行するプログラム制御による
データ処理装置において、各々の業務タスクに割り当て
る実行時間比率をパラメータとして保持する記憶装置と
、前記パラメータを前記業務タスク自身が変更できる命
令機能とを有し、前記業務タスクの実行業務内容と状態
とに従って前記パラメータを前記業務プログラムで動的
に変更することを特徴とするタスク制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20946885A JPS6269324A (ja) | 1985-09-20 | 1985-09-20 | タスク制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20946885A JPS6269324A (ja) | 1985-09-20 | 1985-09-20 | タスク制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6269324A true JPS6269324A (ja) | 1987-03-30 |
Family
ID=16573359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20946885A Pending JPS6269324A (ja) | 1985-09-20 | 1985-09-20 | タスク制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6269324A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63298446A (ja) * | 1987-05-28 | 1988-12-06 | Matsushita Electric Ind Co Ltd | オペレ−ティング・システム |
-
1985
- 1985-09-20 JP JP20946885A patent/JPS6269324A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63298446A (ja) * | 1987-05-28 | 1988-12-06 | Matsushita Electric Ind Co Ltd | オペレ−ティング・システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6269324A (ja) | タスク制御方式 | |
| JP2902746B2 (ja) | 仮想計算機制御方式 | |
| JPH02210542A (ja) | 仮想計算機システムにおける実行制御方式 | |
| JPH05324430A (ja) | データ処理装置 | |
| JPH025104A (ja) | 演算処理装置 | |
| JPH0348937A (ja) | 仮想計算機システムにおける入出力命令実行方式 | |
| JP2590872B2 (ja) | タスクスケジュール方法 | |
| JPS61279959A (ja) | 主記憶退避出力方式 | |
| JPH0194469A (ja) | 並列処理方式 | |
| JPH01259430A (ja) | インターバルタイマ値の減算方法 | |
| JPH0296833A (ja) | 異機種ジョブ制御方式 | |
| JPS61182135A (ja) | 処理選択方法 | |
| JPS60103458A (ja) | 使用割当ての自動分配方法 | |
| JPS6031649A (ja) | 仮想計算機システムにおけるタイマ制御方式 | |
| JPS63158635A (ja) | 複数ｏｓ実行方式 | |
| JPS61161553A (ja) | ハ−ドウエア シミユレ−タ | |
| JPH113235A (ja) | 仮想プロセッサによるタスク制御システム | |
| JPH0319036A (ja) | タイムスライスインターバルを使用したダイナミックディスパッチング方式 | |
| JPH01136240A (ja) | コンパイラにおけるレジスタ割付け処理方式 | |
| JPH06250923A (ja) | スワップ領域制御方法 | |
| JPS6367641A (ja) | 仮想計算機システムの制御方式 | |
| JPS6389962A (ja) | プロセツサ割り当て方法および装置 | |
| JPH04199428A (ja) | レジスタ装置およびレジスタ割り付け方法 | |
| JPH08166808A (ja) | マルチタスク式プログラマブルコントローラ | |
| JPS63225829A (ja) | グロ−バルレジスタ割り付け方式 |