JPS625726A - 昇圧回路 - Google Patents
昇圧回路Info
- Publication number
- JPS625726A JPS625726A JP61112551A JP11255186A JPS625726A JP S625726 A JPS625726 A JP S625726A JP 61112551 A JP61112551 A JP 61112551A JP 11255186 A JP11255186 A JP 11255186A JP S625726 A JPS625726 A JP S625726A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- boosted
- transistor
- boosting
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はＭＯ８Ｏ８撰集積回路用して好適な昇圧回路
に関するものである。
に関するものである。
従来のこの種の回路として第１図に示すものがあった。
図において、（１）は被昇圧信号−Ａの入力端子、（２
）は被昇圧信号φ人の負荷容量、〔３）は昇圧信号φＢ
の入力端子、（４）は昇圧容量である。
）は被昇圧信号φ人の負荷容量、〔３）は昇圧信号φＢ
の入力端子、（４）は昇圧容量である。
この回路において、昇圧信号φＢ（第２図Ｂ）によって
昇圧できる電圧は、第２図Ａに示すように、で決ったと
き、昇圧できる電圧は、昇圧容量（４）の大きさによっ
て決まる。すなわち、上式から、Ｃ１が大きいときには
自動的にＣ！も大きくとらねばならない、このため、比
較的大きな負荷容量（２）をφＡによって高速で駆動し
ようとするとき、昇圧容量（４）の駆動分を見込んで−
Ａに駆動能力を持たす必要がある。このことは、集積回
路において、駆動回路の領域および消費電力の増加をも
たらす。
昇圧できる電圧は、第２図Ａに示すように、で決ったと
き、昇圧できる電圧は、昇圧容量（４）の大きさによっ
て決まる。すなわち、上式から、Ｃ１が大きいときには
自動的にＣ！も大きくとらねばならない、このため、比
較的大きな負荷容量（２）をφＡによって高速で駆動し
ようとするとき、昇圧容量（４）の駆動分を見込んで−
Ａに駆動能力を持たす必要がある。このことは、集積回
路において、駆動回路の領域および消費電力の増加をも
たらす。
この発明は上記のような従来のもの＼欠点を除去するた
めになされたもので、被昇圧信号の駆動時には被昇圧信
号と昇圧容量を電気的に分離して、昇圧時にのみ被昇圧
信号と昇圧容量を接続して昇圧を行なうことにより、被
昇圧信号の容量負荷を軽減することを目的とする。
めになされたもので、被昇圧信号の駆動時には被昇圧信
号と昇圧容量を電気的に分離して、昇圧時にのみ被昇圧
信号と昇圧容量を接続して昇圧を行なうことにより、被
昇圧信号の容量負荷を軽減することを目的とする。
以下、この発明の一実施例を図について説明する。第３
図において、（１）は被昇圧信号−人の入力端子、（３
）は昇圧信号−Ｂの入力端子、（２）は被昇圧信号−Ａ
の負荷容量、（４）は上記被昇圧信号−八を昇圧するた
めの第１の昇圧容量、（５）はノードＣの第２の昇圧容
量、（６）および（７）は−Ａの駆動時に−Ａと昇圧容
量（４）とを分離するためのＭＯＳ）ランジスタ、（８
）ハ第１の昇圧容量（４）を充電しておくためのＭＯＳ
）ランジスタ、αクハトランジヌタ（６）のゲート電圧
を非昇圧時には大地にしておくためのＭＯＳ）ランジス
タである。
図において、（１）は被昇圧信号−人の入力端子、（３
）は昇圧信号−Ｂの入力端子、（２）は被昇圧信号−Ａ
の負荷容量、（４）は上記被昇圧信号−八を昇圧するた
めの第１の昇圧容量、（５）はノードＣの第２の昇圧容
量、（６）および（７）は−Ａの駆動時に−Ａと昇圧容
量（４）とを分離するためのＭＯＳ）ランジスタ、（８
）ハ第１の昇圧容量（４）を充電しておくためのＭＯＳ
）ランジスタ、αクハトランジヌタ（６）のゲート電圧
を非昇圧時には大地にしておくためのＭＯＳ）ランジス
タである。
この回路は、次のように動作する。各ＭＯ８１−ランジ
スタ（６） 、 （７） 、 （８） 、α荀は、Ｎチ
ャンネ／Ｌ／ＭＯ８）ランジスタで構成されているとす
る。ＮチャンネルＭＯ８）ランジスタは、ゲートにソー
スの電位に対してしきい電圧（ＶＴ）以上の正の電圧が
印加されたときに導通し、ゲート電圧がソースの電位に
しきい電圧（ＶＴ）の和以下のとき非導通である。
スタ（６） 、 （７） 、 （８） 、α荀は、Ｎチ
ャンネ／Ｌ／ＭＯ８）ランジスタで構成されているとす
る。ＮチャンネルＭＯ８）ランジスタは、ゲートにソー
スの電位に対してしきい電圧（ＶＴ）以上の正の電圧が
印加されたときに導通し、ゲート電圧がソースの電位に
しきい電圧（ＶＴ）の和以下のとき非導通である。
第４図を参照して、被昇圧信号−Ａ（第４図Ｂ）が低レ
ベルのときは、ＭＯＳ）ランジスタ（６）のゲート電圧
は高レベルの７（第４図Ａ）によってトランジスタａ４
を通して第２の電源電位点である大地へ放電されている
ので、トランジスタ（６）は非導通状態である０次に−
が低レベルになり、トランジスタα◆が非導通状態にな
ったあと、−Ａが低レベルから高レベルに変化すると、
トランジスタ（６）のゲートは、第１の電源電位点であ
る電源Ｖからトラ７ジスタ（７）を通して一＾によって
ｖ−ＶＴｔで充電される。一方、トランジスタ（６）の
ソースは、φ人が低レベルから高レベルに変化する以前
に電源Ｖからトランジスタ（８）によってＶ −ＶＴま
で充電されているので、トランジスタ（６）のゲート電
圧は、ソースの電圧以上にならないためトランジスタ（
６）は非導ギ 通状即のままである。従って、−Ａの負荷は負荷容量（
２）のみとなり、ｌ’Ａの発生回路の駆動能力を高める
必要がなく、しかもノードＡにおける充電電位の立上り
を急峻にできる。−人が完全に立ち上って、そのレベル
がＶになったあと昇圧信号−Ｂ（第３図Ｃ）が立ち上る
と、ｖ−ｖＴになっているノードＣｈと昇圧容量（４）
が電気的に接続される・このとき・同時に−Ｂによって
昇圧容ｆｆｉ （４）通して−Ａが昇圧される。
ベルのときは、ＭＯＳ）ランジスタ（６）のゲート電圧
は高レベルの７（第４図Ａ）によってトランジスタａ４
を通して第２の電源電位点である大地へ放電されている
ので、トランジスタ（６）は非導通状態である０次に−
が低レベルになり、トランジスタα◆が非導通状態にな
ったあと、−Ａが低レベルから高レベルに変化すると、
トランジスタ（６）のゲートは、第１の電源電位点であ
る電源Ｖからトラ７ジスタ（７）を通して一＾によって
ｖ−ＶＴｔで充電される。一方、トランジスタ（６）の
ソースは、φ人が低レベルから高レベルに変化する以前
に電源Ｖからトランジスタ（８）によってＶ −ＶＴま
で充電されているので、トランジスタ（６）のゲート電
圧は、ソースの電圧以上にならないためトランジスタ（
６）は非導ギ 通状即のままである。従って、−Ａの負荷は負荷容量（
２）のみとなり、ｌ’Ａの発生回路の駆動能力を高める
必要がなく、しかもノードＡにおける充電電位の立上り
を急峻にできる。−人が完全に立ち上って、そのレベル
がＶになったあと昇圧信号−Ｂ（第３図Ｃ）が立ち上る
と、ｖ−ｖＴになっているノードＣｈと昇圧容量（４）
が電気的に接続される・このとき・同時に−Ｂによって
昇圧容ｆｆｉ （４）通して−Ａが昇圧される。
上記実施例においては、被昇圧信号−Ａが負荷容量（２
）を充電するとき、トランジスタ（６）が非導通状態に
なっているので、被昇圧信号−人の負荷は負荷容量（２
）のみとなるため、被昇圧信号−人の発生回路の小型化
が図れ、かつノードＡにおける充！［位の立上りを急峻
にできるものである。しかも、被昇圧信号＄１Ａは高レ
ベルと低レベルの信号であり、高レベルかう低レベルに
なるとき、トランジスタ０４を７の信号によって導通状
態となさしめて第２の昇圧容量の蓄積電荷を放電して、
トランジスタ（６）のゲート電圧を接地電位にでき、ト
ランジスタ（６）を非導通状態となすことができるため
、ノードＢにおける蓄積電荷のトランジスタ（６）及び
被昇圧信号入力端子（１）を介して放電を防止できる結
果、消費電力の低減化も図れるものである。
）を充電するとき、トランジスタ（６）が非導通状態に
なっているので、被昇圧信号−人の負荷は負荷容量（２
）のみとなるため、被昇圧信号−人の発生回路の小型化
が図れ、かつノードＡにおける充！［位の立上りを急峻
にできるものである。しかも、被昇圧信号＄１Ａは高レ
ベルと低レベルの信号であり、高レベルかう低レベルに
なるとき、トランジスタ０４を７の信号によって導通状
態となさしめて第２の昇圧容量の蓄積電荷を放電して、
トランジスタ（６）のゲート電圧を接地電位にでき、ト
ランジスタ（６）を非導通状態となすことができるため
、ノードＢにおける蓄積電荷のトランジスタ（６）及び
被昇圧信号入力端子（１）を介して放電を防止できる結
果、消費電力の低減化も図れるものである。
この発明は以上に述べたように、負荷容量が被昇圧信号
によって充電される時は少なくとも非導通状態となり、
昇圧容量が昇圧時、つまり昇圧信号が少なくとも昇圧す
るためにレベルが変化する期間導通状態となる第１のト
ランジスタラ被昇圧信号入力端子と昇圧容量との間に設
け、少なくとも被昇圧信号が昇圧される前に昇圧容量を
充電する第２のトランジスタと、第１のトランジスタの
上記した導通・非導通状態を制御する第３及び第４のト
ランジスタ並びに第２の昇圧容量を設けたので、被昇圧
信号の負荷が軽減され、従って被昇圧信号の発生回路の
小形化、駆動電力の低減ができるという効果がある。
によって充電される時は少なくとも非導通状態となり、
昇圧容量が昇圧時、つまり昇圧信号が少なくとも昇圧す
るためにレベルが変化する期間導通状態となる第１のト
ランジスタラ被昇圧信号入力端子と昇圧容量との間に設
け、少なくとも被昇圧信号が昇圧される前に昇圧容量を
充電する第２のトランジスタと、第１のトランジスタの
上記した導通・非導通状態を制御する第３及び第４のト
ランジスタ並びに第２の昇圧容量を設けたので、被昇圧
信号の負荷が軽減され、従って被昇圧信号の発生回路の
小形化、駆動電力の低減ができるという効果がある。
第１図は従来の昇圧回路を示す回路図、第２図はその動
作を説明するための信号波形図、第３図はこの発明の一
実施例を示す回路図、第４図はその動作を説明するため
の信号波形図である。 図において、（１）は被昇圧信号−Ａの入力端子、（２
）は負荷容量、（３）は昇圧信号φＢの入力端子、（４
）は第１の昇圧容量、（５）は第２の昇圧容量、（６）
ｌ （７） Ｉ （８）およヒｏ４ハＭｏｓ＋−ラン
ジスタ、斡は信号７の入力端子である。 なお、図中同一符号は同一または相当部分を示す。
作を説明するための信号波形図、第３図はこの発明の一
実施例を示す回路図、第４図はその動作を説明するため
の信号波形図である。 図において、（１）は被昇圧信号−Ａの入力端子、（２
）は負荷容量、（３）は昇圧信号φＢの入力端子、（４
）は第１の昇圧容量、（５）は第２の昇圧容量、（６）
ｌ （７） Ｉ （８）およヒｏ４ハＭｏｓ＋−ラン
ジスタ、斡は信号７の入力端子である。 なお、図中同一符号は同一または相当部分を示す。
Claims (1)
- 被昇圧信号が印加されるとともに、この被昇圧信号によ
つて駆動される負荷容量が接続される被昇圧信号入力端
子、この被昇圧信号入力端子と接続点との間に接続され
る第１のトランジスタ、一方の電極に昇圧信号が印加さ
れるとともに他方の電極が上記接続点に接続される第１
の昇圧容量、上記接続点と第１の電源電位点との間に接
続され、少なくとも上記被昇圧信号が昇圧される前に上
記第１の昇圧容量を充電するための第２のトランジスタ
、一方の電極に昇圧信号が印加されるとともに他方の電
極が上記第１のトランジスタの制御電極に接続される第
２の昇圧容量、上記第１の電源電位点と上記第１のトラ
ンジスタの制御電極との間に接続され、上記第２の昇圧
容量を上記被昇圧信号に応じて充電するための第３のト
ランジスタ、上記第１のトランジスタの制御電極と第２
の電源電位点との間に接続され、上記第２の昇圧容量が
上記第３のトランジスタを介して充電される以前に上記
第２の昇圧容量における蓄積電荷を放電するための第４
のトランジスタを備えた昇圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61112551A JPS625726A (ja) | 1986-05-19 | 1986-05-19 | 昇圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61112551A JPS625726A (ja) | 1986-05-19 | 1986-05-19 | 昇圧回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4459479A Division JPS55136723A (en) | 1979-04-11 | 1979-04-11 | Booster circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS625726A true JPS625726A (ja) | 1987-01-12 |
| JPH0343807B2 JPH0343807B2 (ja) | 1991-07-03 |
Family
ID=14589491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61112551A Granted JPS625726A (ja) | 1986-05-19 | 1986-05-19 | 昇圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS625726A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61112772A (ja) * | 1984-07-25 | 1986-05-30 | オ−ビタル、エンジン、カンパニ−、プロプライエタリ、リミテツド | 燃料噴射系への空気供給装置 |
-
1986
- 1986-05-19 JP JP61112551A patent/JPS625726A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61112772A (ja) * | 1984-07-25 | 1986-05-30 | オ−ビタル、エンジン、カンパニ−、プロプライエタリ、リミテツド | 燃料噴射系への空気供給装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0343807B2 (ja) | 1991-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4321661A (en) | Apparatus for charging a capacitor | |
| JPS6118415B2 (ja) | ||
| EP0822478A3 (en) | Voltage converting circuit and multiphase clock generating circuit for driving the same | |
| US3646369A (en) | Multiphase field effect transistor dc driver | |
| KR900005230B1 (ko) | 반도체 승압 신호 발생회로 | |
| JPS6144414B2 (ja) | ||
| JPH0880033A (ja) | 昇圧回路 | |
| JP3006320B2 (ja) | 高効率ドライバ−を有する電圧変換回路 | |
| JP3698550B2 (ja) | ブースト回路及びこれを用いた半導体装置 | |
| JP2718258B2 (ja) | 出力回路 | |
| JPS625726A (ja) | 昇圧回路 | |
| JPS6141408B2 (ja) | ||
| JPS59147524A (ja) | パルス発生回路 | |
| JPH0430207B2 (ja) | ||
| US6341077B1 (en) | Boosting circuit | |
| JPH0343808B2 (ja) | ||
| JP3450091B2 (ja) | 昇圧回路装置及び昇圧方法 | |
| JPS59169B2 (ja) | フリップフロップ回路 | |
| JPS5962215A (ja) | 電圧制御発振回路 | |
| JPS6346613B2 (ja) | ||
| JPS6273634U (ja) | ||
| JPH0591726A (ja) | 昇圧回路 | |
| JPH097371A (ja) | 昇圧電圧供給回路 | |
| JP2812269B2 (ja) | 昇圧回路 | |
| JPH0782749B2 (ja) | ブ−ステツド信号駆動回路 |