JPH0343807B2 - - Google Patents
Info
- Publication number
- JPH0343807B2 JPH0343807B2 JP61112551A JP11255186A JPH0343807B2 JP H0343807 B2 JPH0343807 B2 JP H0343807B2 JP 61112551 A JP61112551 A JP 61112551A JP 11255186 A JP11255186 A JP 11255186A JP H0343807 B2 JPH0343807 B2 JP H0343807B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- boosted
- signal
- boosted signal
- boosting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 30
- 238000007599 discharging Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
この発明はMOS形集積回路に使用して好適な
昇圧回路に関するものである。
昇圧回路に関するものである。
従来のこの種の回路として第１図に示すものが
あつた。図において、１は被昇圧信号φAの入力
端子、２は被昇圧信号φAの負荷電荷、３は昇圧
信号φBの入力端子、４は昇圧容量である。
あつた。図において、１は被昇圧信号φAの入力
端子、２は被昇圧信号φAの負荷電荷、３は昇圧
信号φBの入力端子、４は昇圧容量である。
この回路において、昇圧信号φB（第２図Ｂ）に
よつて昇圧できる電圧は、第２図Ａに示すよう
に、負荷容量２の大きさをC1、昇圧容量４の大
きさをC2とするとC2／C1＋C2Ｖで表わされる。Ｖが 外的条件で決つたとき、昇圧できる電圧は、昇圧
容量４の大きさによつて決まる。すなわち、上式
から、C1が大きいときには自動的にC2も大きく
とらねばならない。このため、比較的大きな負荷
容量２をφAによつて高速で駆動しようとすると
き、昇圧容量４の駆動分を見込んでφAに駆動能
力を持たす必要がある。このことは、集積回路に
おいて、駆動回路の領域および消費電力の増加を
もたらす。
よつて昇圧できる電圧は、第２図Ａに示すよう
に、負荷容量２の大きさをC1、昇圧容量４の大
きさをC2とするとC2／C1＋C2Ｖで表わされる。Ｖが 外的条件で決つたとき、昇圧できる電圧は、昇圧
容量４の大きさによつて決まる。すなわち、上式
から、C1が大きいときには自動的にC2も大きく
とらねばならない。このため、比較的大きな負荷
容量２をφAによつて高速で駆動しようとすると
き、昇圧容量４の駆動分を見込んでφAに駆動能
力を持たす必要がある。このことは、集積回路に
おいて、駆動回路の領域および消費電力の増加を
もたらす。
この発明は上記のような従来のものゝ欠点を除
去するためになされたもので、被昇圧信号入力端
子と昇圧容量との間にスイツチング用のトランジ
スタを設けて、被昇圧信号の駆動時には被昇圧信
号と昇圧容量を電気的に分離して、昇圧時にのみ
被昇圧信号と昇圧容量を接続して昇圧を行なうこ
とにより、被昇圧信号の容量負荷を軽減するよう
にするとともに、さらに上記スイツチング用のト
ランジスタの制御電極をあらかじめ充電するため
の充電用のトランジスタの電源を、被昇圧信号か
ら取らずに、電源電位点から取るようにして、よ
り被昇圧信号の容量負荷が軽減されるようにする
ことを目的とする。またさらにこれを加えて、上
記スイツチング用のトランジスタの制御電極を適
宜接地するトランジスタを設けて、上記スイツチ
ング用のトランジスタが必要以上にオンし続ける
ことによる電力消費を低減することを目的とす
る。
去するためになされたもので、被昇圧信号入力端
子と昇圧容量との間にスイツチング用のトランジ
スタを設けて、被昇圧信号の駆動時には被昇圧信
号と昇圧容量を電気的に分離して、昇圧時にのみ
被昇圧信号と昇圧容量を接続して昇圧を行なうこ
とにより、被昇圧信号の容量負荷を軽減するよう
にするとともに、さらに上記スイツチング用のト
ランジスタの制御電極をあらかじめ充電するため
の充電用のトランジスタの電源を、被昇圧信号か
ら取らずに、電源電位点から取るようにして、よ
り被昇圧信号の容量負荷が軽減されるようにする
ことを目的とする。またさらにこれを加えて、上
記スイツチング用のトランジスタの制御電極を適
宜接地するトランジスタを設けて、上記スイツチ
ング用のトランジスタが必要以上にオンし続ける
ことによる電力消費を低減することを目的とす
る。
以下、この発明の一実施例を図について説明す
る。第３図において、１は被昇圧信号φAの入力
端子、３は昇圧信号φBの入力端子、２は被昇圧
信号φA負荷容量、４は上記被昇圧信号φAを昇圧
するための第１の昇圧容量、５はノードＣの第２
の昇圧容量、６および７はφAの駆動時にφAと昇
圧容量４とを分離するためのMOSトランジスタ、
８は第１の昇圧容量４を充電しておくための
MOSトランジスタ、１４はトランジスタ６のゲ
ート電圧を非昇圧時には大地にしておくための
MOSトランジスタである。
る。第３図において、１は被昇圧信号φAの入力
端子、３は昇圧信号φBの入力端子、２は被昇圧
信号φA負荷容量、４は上記被昇圧信号φAを昇圧
するための第１の昇圧容量、５はノードＣの第２
の昇圧容量、６および７はφAの駆動時にφAと昇
圧容量４とを分離するためのMOSトランジスタ、
８は第１の昇圧容量４を充電しておくための
MOSトランジスタ、１４はトランジスタ６のゲ
ート電圧を非昇圧時には大地にしておくための
MOSトランジスタである。
この回路は、次のように動作する。各MOSト
ランジスタ６，７，８，１４は、Ｎチヤンネル
MOSトランジスタで構成されているとする。Ｎ
チヤンネルMOSトランジスタは、ゲートにソー
スの電位に対してしきい電圧（VT）以上の正の
電圧が印加されたとき導通し、ゲート電圧がソー
スの電位にしきい電圧（VT）の和以下のとき非
導通である。
ランジスタ６，７，８，１４は、Ｎチヤンネル
MOSトランジスタで構成されているとする。Ｎ
チヤンネルMOSトランジスタは、ゲートにソー
スの電位に対してしきい電圧（VT）以上の正の
電圧が印加されたとき導通し、ゲート電圧がソー
スの電位にしきい電圧（VT）の和以下のとき非
導通である。
第４図を参照して、被昇圧信号φA（第４図Ｂ）
が低レベルのときは、MOSトランジスタ６のゲ
ート電圧は高レベルの（第４図Ａ）によつてト
ランジスタ１４を通して第２の電源電位点である
大地へ放電されているので、トランジスタ６は非
導通状態である。次にが低レベルになり、トラ
ンジスタ１４が非導通状態になつたあと、φAが
低レベルから高レベルに変化すると、トランジス
タ６のゲートは、第１の電源電位点である電源Ｖ
からトランジスタ７を通してφAによつてＶ−VT
まで充電される。一方、トランジスタ６のソース
は、φAが低レベルから高レベルに変化する以前
に電源Ｖからトランジスタ８によつてＶ−VTま
で充電されているので、トランジスタ６のゲート
電圧は、ソースの電圧以上にならないためトラン
ジスタ６は非導通状態のままである。従つて、
φAの負荷はほぼ負荷容量２のみとなり、φAの発
生回路の駆動能力を高める必要がなく、しかもノ
ードＡにおける充電電位の立上りを急峻にでき
る。φAが完全に立ち上つて、そのレベルがＶに
なつたあと昇圧信号φB（第８図Ｃ）が立ち上る
と、Ｖ−VTになつているノードＣのレベルが昇
圧容量５によつて昇圧されてＶ＋VT以上の充分
高い電圧値に上がり、トランジスタ６が導通状態
になり、φAと昇圧容量４が電気的に接続される。
このとき、同時にφBによつて昇圧容量４通して
φAが昇圧される。
が低レベルのときは、MOSトランジスタ６のゲ
ート電圧は高レベルの（第４図Ａ）によつてト
ランジスタ１４を通して第２の電源電位点である
大地へ放電されているので、トランジスタ６は非
導通状態である。次にが低レベルになり、トラ
ンジスタ１４が非導通状態になつたあと、φAが
低レベルから高レベルに変化すると、トランジス
タ６のゲートは、第１の電源電位点である電源Ｖ
からトランジスタ７を通してφAによつてＶ−VT
まで充電される。一方、トランジスタ６のソース
は、φAが低レベルから高レベルに変化する以前
に電源Ｖからトランジスタ８によつてＶ−VTま
で充電されているので、トランジスタ６のゲート
電圧は、ソースの電圧以上にならないためトラン
ジスタ６は非導通状態のままである。従つて、
φAの負荷はほぼ負荷容量２のみとなり、φAの発
生回路の駆動能力を高める必要がなく、しかもノ
ードＡにおける充電電位の立上りを急峻にでき
る。φAが完全に立ち上つて、そのレベルがＶに
なつたあと昇圧信号φB（第８図Ｃ）が立ち上る
と、Ｖ−VTになつているノードＣのレベルが昇
圧容量５によつて昇圧されてＶ＋VT以上の充分
高い電圧値に上がり、トランジスタ６が導通状態
になり、φAと昇圧容量４が電気的に接続される。
このとき、同時にφBによつて昇圧容量４通して
φAが昇圧される。
上記実施例においては、被昇圧信号φAが負荷
容量２を充電するとき、トランジスタ６が非導通
状態になつているので、被昇圧信号φAの負荷は
ほぼ負荷容量２のみとなるため、被昇圧信号φA
の発生回路の小型化が図れ、かつノードＡにおけ
る充電電位の立上りを急峻にできるものである。
しかも、被昇圧信号φAは高レベルと低レベルの
信号であり、高レベルから低レベルになるとき、
トランジスタ１４をφの信号によつて導通状態と
なさしめて第２の昇圧容量の蓄積電荷を放電し
て、トランジスタ６のゲート電圧を接地電位にで
き、トランジスタ６を非導通状態となすことがで
きるため、ノードＢにおける蓄積電荷のトランジ
スタ６及び被昇圧信号入力端子１を介して放電を
防止できる結果、消費電力の低減化も図れるもの
である。
容量２を充電するとき、トランジスタ６が非導通
状態になつているので、被昇圧信号φAの負荷は
ほぼ負荷容量２のみとなるため、被昇圧信号φA
の発生回路の小型化が図れ、かつノードＡにおけ
る充電電位の立上りを急峻にできるものである。
しかも、被昇圧信号φAは高レベルと低レベルの
信号であり、高レベルから低レベルになるとき、
トランジスタ１４をφの信号によつて導通状態と
なさしめて第２の昇圧容量の蓄積電荷を放電し
て、トランジスタ６のゲート電圧を接地電位にで
き、トランジスタ６を非導通状態となすことがで
きるため、ノードＢにおける蓄積電荷のトランジ
スタ６及び被昇圧信号入力端子１を介して放電を
防止できる結果、消費電力の低減化も図れるもの
である。
この発明は以上に述べたように、負荷容量が被
昇圧信号によつて充電される時は少なくとも非導
通状態となり、昇圧容量が昇圧時、つまり昇圧信
号が少なくとも昇圧するめにレベルが変化する期
間導通状態となる第１のトランジスタを被昇圧信
号入力端子と昇圧容量との間に設け、少なくとも
被昇圧信号が昇圧される前に昇圧容量を充電する
第２のトランジスタと、第１のトランジスタの上
記した導通・非導通状態を制御する第３及び第４
のトランジスタ並びに第２の昇圧容量を設けたの
で、被昇圧信号の負荷が軽減され、従つて被昇圧
信号の発生回路の小型化、駆動電力の低減ができ
るという効果がある。特に第４のトランジスタに
よつて、第２のトランジスタを通して第１の昇圧
容量に与えられる電荷が、第１のトランジスタと
被昇圧信号入力端子を介して必要以上に放電され
ないようにでき、消費電力の低減がはかれる効果
がある。
昇圧信号によつて充電される時は少なくとも非導
通状態となり、昇圧容量が昇圧時、つまり昇圧信
号が少なくとも昇圧するめにレベルが変化する期
間導通状態となる第１のトランジスタを被昇圧信
号入力端子と昇圧容量との間に設け、少なくとも
被昇圧信号が昇圧される前に昇圧容量を充電する
第２のトランジスタと、第１のトランジスタの上
記した導通・非導通状態を制御する第３及び第４
のトランジスタ並びに第２の昇圧容量を設けたの
で、被昇圧信号の負荷が軽減され、従つて被昇圧
信号の発生回路の小型化、駆動電力の低減ができ
るという効果がある。特に第４のトランジスタに
よつて、第２のトランジスタを通して第１の昇圧
容量に与えられる電荷が、第１のトランジスタと
被昇圧信号入力端子を介して必要以上に放電され
ないようにでき、消費電力の低減がはかれる効果
がある。
第１図は従来の昇圧回路を示す回路図、第２図
はその動作を説明するための信号波形図、第３図
はこの発明の一実施例を示す回路図、第４図はそ
の動作を説明するための信号波形図である。 図において、１は被昇圧信号φAの入力端子、
２は負荷容量、３は昇圧容量φBの入力端子、４
は第１の昇圧容量、５は第２の昇圧容量、６，
７，８および１４はMOSトランジスタ、１２は
信号φの入力端子である。なお、図中同一符号は
同一または相当部分を示す。
はその動作を説明するための信号波形図、第３図
はこの発明の一実施例を示す回路図、第４図はそ
の動作を説明するための信号波形図である。 図において、１は被昇圧信号φAの入力端子、
２は負荷容量、３は昇圧容量φBの入力端子、４
は第１の昇圧容量、５は第２の昇圧容量、６，
７，８および１４はMOSトランジスタ、１２は
信号φの入力端子である。なお、図中同一符号は
同一または相当部分を示す。
Claims (1)
- １ 被昇圧信号が印加されるとともに、この被昇
圧信号によつて駆動される負荷容量が接続される
被昇圧信号入力端子、この被昇圧信号入力端子と
接続点との間に接続される第１のトランジスタ、
一方の電極が上記接続点に接続され、他方の電極
に上記被昇圧信号が立上がつたとき昇圧信号が印
加される第１の昇圧容量、上記接続点と第１の電
源電位点との間に接続され、少なくとも上記被昇
圧信号が昇圧される前に上記第１の昇圧容量を充
電するための第２のトランジスタ、一方の電極が
上記第１のトランジスタの制御電極に接続され、
他方の電極に、上記被昇圧信号が立上がつたとき
昇圧信号が印加される第２の昇圧容量、上記第１
のトランジスタの制御電極に接続され、上記第２
の昇圧容量を上記被昇圧信号に応じて充電するた
めの第３のトランジスタ、上記第１のトランジス
タの制御電極と第２の電源電位点との間に接続さ
れ、上記被昇圧信号が低レベルのときそのゲート
に電圧が加えられて上記第２の昇圧容量が上記第
３のトランジスタを介して充電される以前に上記
第２の昇圧容量における蓄積電荷を放電する第４
のトランジスタを備えた昇圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61112551A JPS625726A (ja) | 1986-05-19 | 1986-05-19 | 昇圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61112551A JPS625726A (ja) | 1986-05-19 | 1986-05-19 | 昇圧回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4459479A Division JPS55136723A (en) | 1979-04-11 | 1979-04-11 | Booster circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS625726A JPS625726A (ja) | 1987-01-12 |
| JPH0343807B2 true JPH0343807B2 (ja) | 1991-07-03 |
Family
ID=14589491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61112551A Granted JPS625726A (ja) | 1986-05-19 | 1986-05-19 | 昇圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS625726A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61112772A (ja) * | 1984-07-25 | 1986-05-30 | オ−ビタル、エンジン、カンパニ−、プロプライエタリ、リミテツド | 燃料噴射系への空気供給装置 |
-
1986
- 1986-05-19 JP JP61112551A patent/JPS625726A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61112772A (ja) * | 1984-07-25 | 1986-05-30 | オ−ビタル、エンジン、カンパニ−、プロプライエタリ、リミテツド | 燃料噴射系への空気供給装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS625726A (ja) | 1987-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4321661A (en) | Apparatus for charging a capacitor | |
| US4398100A (en) | Booster circuit | |
| JPS6261420A (ja) | 充電ポンプ回路 | |
| US4484092A (en) | MOS Driver circuit having capacitive voltage boosting | |
| US5151620A (en) | CMOS input buffer with low power consumption | |
| US3646369A (en) | Multiphase field effect transistor dc driver | |
| JPH05102825A (ja) | バツフアー型データ出力段ｃｍｏｓ論理回路 | |
| EP0032017B1 (en) | Bootstrap circuit | |
| JPS6144414B2 (ja) | ||
| US3660684A (en) | Low voltage level output driver circuit | |
| US4347448A (en) | Buffer circuit for semiconductor memory | |
| US4468576A (en) | Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics | |
| US4395644A (en) | Drive circuit | |
| JP2773476B2 (ja) | 負荷制御電源装置 | |
| JPH06141538A (ja) | 高効率ドライバ−を有する電圧変換回路 | |
| JPS6141408B2 (ja) | ||
| JPH0343807B2 (ja) | ||
| JPH0430207B2 (ja) | ||
| JPS617724A (ja) | ブ−トストラツプ型インバ−タ−回路 | |
| US6127875A (en) | Complimentary double pumping voltage boost converter | |
| JPH0343808B2 (ja) | ||
| JPS59169B2 (ja) | フリップフロップ回路 | |
| JPS61198813A (ja) | クロツクジエネレ−タ回路 | |
| JP2771158B2 (ja) | クロックジェネレータ | |
| JP3197161B2 (ja) | 高電圧切り換え回路 |