JPS6141408B2 - - Google Patents
Info
- Publication number
- JPS6141408B2 JPS6141408B2 JP55110439A JP11043980A JPS6141408B2 JP S6141408 B2 JPS6141408 B2 JP S6141408B2 JP 55110439 A JP55110439 A JP 55110439A JP 11043980 A JP11043980 A JP 11043980A JP S6141408 B2 JPS6141408 B2 JP S6141408B2
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- whose
- source
- drain
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000002955 isolation Methods 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
- Dc-Dc Converters (AREA)
- Power Sources (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
(1) 発明の利用分野
本発明は、電界効果トランジスタを用いた回
路、詳しくは高電圧クロツク信号発生器に関す
る。
路、詳しくは高電圧クロツク信号発生器に関す
る。
(2) 発明の背景
記憶回路においては、しばしばクロツクライン
に用いられる最高電圧が電源電圧Vccよりも高い
ことが望まれる。しかし、一般にクロツクライン
には大容量のキヤパシタンスが負荷されているた
めに、クロツクラインを電源電圧Vcc以上に駆動
することを困難にしている。
に用いられる最高電圧が電源電圧Vccよりも高い
ことが望まれる。しかし、一般にクロツクライン
には大容量のキヤパシタンスが負荷されているた
めに、クロツクラインを電源電圧Vcc以上に駆動
することを困難にしている。
そのため、従来見られるものは、負荷キヤパシ
タンスと同じ様に常に充分にチヤージされデイス
チヤージされるブートストラツプキヤパシタンス
を用いている。このブートストラツプキヤパシタ
ンスは負荷キヤパシタンスに対し直接接続されて
いる。
タンスと同じ様に常に充分にチヤージされデイス
チヤージされるブートストラツプキヤパシタンス
を用いている。このブートストラツプキヤパシタ
ンスは負荷キヤパシタンスに対し直接接続されて
いる。
(3) 発明の概要
本発明においては、ブートストラツプキヤパシ
タンスと負荷キヤパシタンスとを互いに無関係に
チヤージする。
タンスと負荷キヤパシタンスとを互いに無関係に
チヤージする。
この方法では、ブートストラツプキヤパシタン
スは、付勢時に電荷を送出し、そしてプリチヤー
ジの間に能動サイクル中に失われた電荷を回復す
る。それゆえ動作速度および電力消費が共に改善
される。
スは、付勢時に電荷を送出し、そしてプリチヤー
ジの間に能動サイクル中に失われた電荷を回復す
る。それゆえ動作速度および電力消費が共に改善
される。
アイソレーシヨン兼プリチヤージ回路は、アイ
ソレーシヨントランジスタがターンオフ時トリガ
され、フルにチヤージされたブートストラツプキ
ヤパシタンスの電荷を保持し、ブートストラツプ
キヤパシタンスをVcc以上に浮動（float up）さ
せ、負荷キヤパシタンスを一層高い電圧に駆動す
る。
ソレーシヨントランジスタがターンオフ時トリガ
され、フルにチヤージされたブートストラツプキ
ヤパシタンスの電荷を保持し、ブートストラツプ
キヤパシタンスをVcc以上に浮動（float up）さ
せ、負荷キヤパシタンスを一層高い電圧に駆動す
る。
その後、そしてプリチヤージの間に、アイソレ
ーシヨン回路は再びブートストラツプキヤパシタ
ンスから電荷が失われるのを防ぐように作用す
る。従つてブートストラツプキヤパシタンスのチ
ヤージ状態が維持されると共に動作速度も改善さ
れる。何故なら、この回路の能動作用は、負荷キ
ヤパシタンスがブートストラツプキヤパシタンス
の動作状態によつて一層高い電圧にブートストラ
ツプされる前に負荷キヤパシタンスを駆動するだ
けでよいからである。
ーシヨン回路は再びブートストラツプキヤパシタ
ンスから電荷が失われるのを防ぐように作用す
る。従つてブートストラツプキヤパシタンスのチ
ヤージ状態が維持されると共に動作速度も改善さ
れる。何故なら、この回路の能動作用は、負荷キ
ヤパシタンスがブートストラツプキヤパシタンス
の動作状態によつて一層高い電圧にブートストラ
ツプされる前に負荷キヤパシタンスを駆動するだ
けでよいからである。
(4) 実施例の説明
以下本発明高電圧クロツク信号発生器の実施例
を添付図面について詳細に説明する。
を添付図面について詳細に説明する。
第１図に、本発明による高電圧クロツク信号発
生器１０を示す。負荷キヤパシタンス１２は、負
荷となる任意のキヤパシタンスを表わすＣLとし
て示してある。好適とする実施例ではＣLはワー
ド線の負荷キヤパシタンスを表わす。第１のクロ
ツク信号発生器１４は負荷キヤパシタンス１２を
約5Vの第１電圧までチヤージするのに用いる。
ブートストラツプキヤパシタンス１６はＣKとし
て示してある。キヤパシタンス１６は負荷キヤパ
シタンス１２を第２の所望の一層高い電圧に駆動
するのに用いる。
生器１０を示す。負荷キヤパシタンス１２は、負
荷となる任意のキヤパシタンスを表わすＣLとし
て示してある。好適とする実施例ではＣLはワー
ド線の負荷キヤパシタンスを表わす。第１のクロ
ツク信号発生器１４は負荷キヤパシタンス１２を
約5Vの第１電圧までチヤージするのに用いる。
ブートストラツプキヤパシタンス１６はＣKとし
て示してある。キヤパシタンス１６は負荷キヤパ
シタンス１２を第２の所望の一層高い電圧に駆動
するのに用いる。
アイソレーシヨン兼プリチヤージ回路はブロツ
ク１８で示してある。この回路は、ブートストラ
ツプキヤパシタンス１６を、負荷キヤパシタンス
１２を第２の電圧に駆動する前に5Vの第１の電
圧までチヤージする。ブートストラツプキヤパシ
タンス１６は、その負荷キヤパシタンス１２に及
ぼす作用が適応して変化するが、任意の電圧にチ
ヤージすることができる。ブートストラツプキヤ
パシタンス１６は、任意所望の容量に選定できる
が、好適とする実施例では負荷キヤパシタンス１
２にほぼ等しい。アイソレーシヨン兼プリチヤー
ジ回路１８と第２のクロツクパルス発生器２０と
はブートストラツプキヤパシタンス１６にチヤー
ジする作用をする。所望により多数個のクロツク
信号発生器をカスケードに接続しさらに駆動能力
を高めることができるが、図中には２個のクロツ
クパルス発生器１４，２０だけしか示してない。
ク１８で示してある。この回路は、ブートストラ
ツプキヤパシタンス１６を、負荷キヤパシタンス
１２を第２の電圧に駆動する前に5Vの第１の電
圧までチヤージする。ブートストラツプキヤパシ
タンス１６は、その負荷キヤパシタンス１２に及
ぼす作用が適応して変化するが、任意の電圧にチ
ヤージすることができる。ブートストラツプキヤ
パシタンス１６は、任意所望の容量に選定できる
が、好適とする実施例では負荷キヤパシタンス１
２にほぼ等しい。アイソレーシヨン兼プリチヤー
ジ回路１８と第２のクロツクパルス発生器２０と
はブートストラツプキヤパシタンス１６にチヤー
ジする作用をする。所望により多数個のクロツク
信号発生器をカスケードに接続しさらに駆動能力
を高めることができるが、図中には２個のクロツ
クパルス発生器１４，２０だけしか示してない。
高電圧クロツク信号発生器１０の動作を以下に
述べる。初期には負荷キヤパシタンス１２の一方
の電極２２はOVである。これはφ２として示し
てある。同様に第１クロツク信号発生器１４の入
力端子２４におけるφ１は０であり、そしてブー
トストラツプキヤパシタンス１６の他方の電極２
６のφ３も０である。このときにはアイソレーシ
ヨン兼プリチヤージ回路１８はブートストラツプ
キヤパシタンス１６の一方の電極２８を第１の電
圧例えば5Vになるまでチヤージする。
述べる。初期には負荷キヤパシタンス１２の一方
の電極２２はOVである。これはφ２として示し
てある。同様に第１クロツク信号発生器１４の入
力端子２４におけるφ１は０であり、そしてブー
トストラツプキヤパシタンス１６の他方の電極２
６のφ３も０である。このときにはアイソレーシ
ヨン兼プリチヤージ回路１８はブートストラツプ
キヤパシタンス１６の一方の電極２８を第１の電
圧例えば5Vになるまでチヤージする。
回路１８のさらに別の動作は第２図に示したタ
イムチヤートから明らかである。φ１は初めに、
第１の電圧になり負荷キヤパシタンス１２の一方
の電極２２を第１電圧に駆動する。この時間中に
アイソレーシヨン兼プリチヤージ回路１８はブー
トストラツプキヤパシタンス１６を分離する。ブ
ートストラツプキヤパシタンス１６の他方の電極
２６のφ３は０のままである。負荷キヤパシタン
ス１２の一方の電極２２のφ２は、φ１が第１電
圧になるのにわずかに遅れて追従する。
イムチヤートから明らかである。φ１は初めに、
第１の電圧になり負荷キヤパシタンス１２の一方
の電極２２を第１電圧に駆動する。この時間中に
アイソレーシヨン兼プリチヤージ回路１８はブー
トストラツプキヤパシタンス１６を分離する。ブ
ートストラツプキヤパシタンス１６の他方の電極
２６のφ３は０のままである。負荷キヤパシタン
ス１２の一方の電極２２のφ２は、φ１が第１電
圧になるのにわずかに遅れて追従する。
φ３はさらに遅れて追従し、第１電圧まで上昇
する。このとき、ブートストラツプキヤパシタン
スの他方の電極２６はφ３に浮動する。これと同
時にアイソレーシヨン兼プリチヤージ回路１８は
ブートストラツプキヤパシタンス１６を低位のキ
ヤパシタンス１２に接続する作用をする。従つて
φ２はブートストラツプキヤパシタンス１６の電
荷に従つて上昇する。２個のキヤパシタンス１
２，１６が好適とする実施例の場合のように容量
が互いにほぼ等しいときは、φ２は約1/2だけす
なわちこの例では7.5Vに上昇する。
する。このとき、ブートストラツプキヤパシタン
スの他方の電極２６はφ３に浮動する。これと同
時にアイソレーシヨン兼プリチヤージ回路１８は
ブートストラツプキヤパシタンス１６を低位のキ
ヤパシタンス１２に接続する作用をする。従つて
φ２はブートストラツプキヤパシタンス１６の電
荷に従つて上昇する。２個のキヤパシタンス１
２，１６が好適とする実施例の場合のように容量
が互いにほぼ等しいときは、φ２は約1/2だけす
なわちこの例では7.5Vに上昇する。
高電圧クロツク信号発生器１０がそのプリチヤ
ージ状態にもどると、φ１，φ２，φ３はふたた
び０にもどるが、アイソレーシヨン兼プリチヤー
ジ回路１８はこの場合ブートストラツプキヤパシ
タンス１６に電荷を保持するように動作する。こ
の場合サイクルごとにブートストラツプキヤパシ
タンス１６を再チヤージする必要を避けることに
より回路の一層早い動作が可能となる。さらに電
力消費が著しく減る。
ージ状態にもどると、φ１，φ２，φ３はふたた
び０にもどるが、アイソレーシヨン兼プリチヤー
ジ回路１８はこの場合ブートストラツプキヤパシ
タンス１６に電荷を保持するように動作する。こ
の場合サイクルごとにブートストラツプキヤパシ
タンス１６を再チヤージする必要を避けることに
より回路の一層早い動作が可能となる。さらに電
力消費が著しく減る。
第３図には高電圧クロツクパルス発生器１０を
一層詳しく示してある。プリチヤージ状態中にト
ランジスタ３０が導通しトランジスタ３２のゲー
トを接地する。これによりトランジスタ３２は、
トランジスタ３４のゲートに接続した入力端子の
φ１が接地電位にあるのでトランジスタ３４と同
様に非導通になる。しかしトランジスタ３６はプ
リチヤージ信号により導通する。このようにして
接続点３８をVcc−Vtに高める。Vccは電源電圧
であり、Vtはしきい電圧である。トランジスタ
４０はこの電源電圧により導通することによりト
ランジスタ４２のゲートにVcc−Vtをかける。こ
のようにしてトランジスタ４２を導通させ接続点
４４をOVにする。トランジスタ４６はそのゲー
トの接続点４４の０電圧によつて導通しないが、
トランジスタ４８は接続点３８の電圧によつて導
通する。このようにしてキヤパシタンス５２の他
方の電極５０は接続点４４すなわちキヤパシタン
ス５２の一方の電極と同様に0Vになる。又トラ
ンジスタ５４は接続点３８の正電圧により導通し
従つて接続点２２のφ２を接地電位にする。又ト
ランジスタ５６はそのゲートにおけるプリチヤー
ジ信号により導通することによつて、接続点５８
を接地電位にする。最後にトランジスタ６０はそ
のゲートの接続点５８が接地電位にあるから非導
通である。
一層詳しく示してある。プリチヤージ状態中にト
ランジスタ３０が導通しトランジスタ３２のゲー
トを接地する。これによりトランジスタ３２は、
トランジスタ３４のゲートに接続した入力端子の
φ１が接地電位にあるのでトランジスタ３４と同
様に非導通になる。しかしトランジスタ３６はプ
リチヤージ信号により導通する。このようにして
接続点３８をVcc−Vtに高める。Vccは電源電圧
であり、Vtはしきい電圧である。トランジスタ
４０はこの電源電圧により導通することによりト
ランジスタ４２のゲートにVcc−Vtをかける。こ
のようにしてトランジスタ４２を導通させ接続点
４４をOVにする。トランジスタ４６はそのゲー
トの接続点４４の０電圧によつて導通しないが、
トランジスタ４８は接続点３８の電圧によつて導
通する。このようにしてキヤパシタンス５２の他
方の電極５０は接続点４４すなわちキヤパシタン
ス５２の一方の電極と同様に0Vになる。又トラ
ンジスタ５４は接続点３８の正電圧により導通し
従つて接続点２２のφ２を接地電位にする。又ト
ランジスタ５６はそのゲートにおけるプリチヤー
ジ信号により導通することによつて、接続点５８
を接地電位にする。最後にトランジスタ６０はそ
のゲートの接続点５８が接地電位にあるから非導
通である。
第２のクロツク信号発生器２０は同じ構成を持
ちプリチヤージ中に同じように作用する。トラン
ジスタ６１は導通しトランジスタ６２を非導通に
する。トランジスタ６４は非導通になるがトラン
ジスタ６６は導通し接続点６３がVcc−Vtにな
る。トランジスタ７０は導通しトランジスタ７２
を導通させ接続点７４を0Vにする。トランジス
タ７６はこれにより非導通になる。トランジスタ
７８は導通しコンデンサ８２の他方の電極８０を
接地電位にする。トランジスタ８４は導通するが
トランジスタ８６は非導通になりφ３とブートス
トラツプキヤパシタンス１６の他方の電極２６と
を接地電位にする。
ちプリチヤージ中に同じように作用する。トラン
ジスタ６１は導通しトランジスタ６２を非導通に
する。トランジスタ６４は非導通になるがトラン
ジスタ６６は導通し接続点６３がVcc−Vtにな
る。トランジスタ７０は導通しトランジスタ７２
を導通させ接続点７４を0Vにする。トランジス
タ７６はこれにより非導通になる。トランジスタ
７８は導通しコンデンサ８２の他方の電極８０を
接地電位にする。トランジスタ８４は導通するが
トランジスタ８６は非導通になりφ３とブートス
トラツプキヤパシタンス１６の他方の電極２６と
を接地電位にする。
プリチヤージ中にトランジスタ９０は導通する
が、トランジスタ９２は非導通になる。トランジ
スタ９２は接続点８８から信号を受ける。接続点
８８はトランジスタ６１のドレインとトランジス
タ６２のゲートとに接続してある。このようにし
て接続点９４はVcc−Vtになる。接続点９４から
キヤパシタンス９６にチヤージしトランジスタ９
８，１００を導通させる。各トランジスタ９８，
１００はデプレツシヨン型MOSFET（MOS型電
界効果トランジスタ）である。このような
MOSFETは回路の動作を一層速めるが必須のも
のではない。こうして接続点２８はVccになる
が、トランジスタ６０は接続点２２を接続点２８
から分離するように動作する。すなわちブートス
トラツプキヤパシタンス１６はVcc又は5Vまでチ
ヤージされるが、負荷キヤパシタンス１２は0V
のままである。
が、トランジスタ９２は非導通になる。トランジ
スタ９２は接続点８８から信号を受ける。接続点
８８はトランジスタ６１のドレインとトランジス
タ６２のゲートとに接続してある。このようにし
て接続点９４はVcc−Vtになる。接続点９４から
キヤパシタンス９６にチヤージしトランジスタ９
８，１００を導通させる。各トランジスタ９８，
１００はデプレツシヨン型MOSFET（MOS型電
界効果トランジスタ）である。このような
MOSFETは回路の動作を一層速めるが必須のも
のではない。こうして接続点２８はVccになる
が、トランジスタ６０は接続点２２を接続点２８
から分離するように動作する。すなわちブートス
トラツプキヤパシタンス１６はVcc又は5Vまでチ
ヤージされるが、負荷キヤパシタンス１２は0V
のままである。
φ１がVccに上昇すると、接続点２４はVccに
なるがキヤパシタンス９６の電極１０２も又Vcc
になる。これと同時にプリチヤージ信号が0Vに
もどる。このようにしてトランジスタ３４は導通
するが、トランジスタ３０は非導通になる。この
場合トランジスタ３２を導通させ、接続点３８を
接地電位にする。トランジスタ３６は非導通にな
つているが、トランジスタ４０は導通状態のまま
になつている。トランジスタ４０とトランジスタ
４２のゲートとの固有のキヤパシタンスにより、
トランジスタ４２は若干の遅延後にカツトオフす
る。トランジスタ４８，５４はこの場合非導通に
なると共に接続点４４はVccまでチヤージされ
る。これと同時にトランジスタ４６は導通しコン
デンサ５２の電極５０をVccとする。そしてトラ
ンジスタ５６は非導通になるが、トランジスタ６
０は導通し接続点２２のφ２をVcc−Vtにする。
なるがキヤパシタンス９６の電極１０２も又Vcc
になる。これと同時にプリチヤージ信号が0Vに
もどる。このようにしてトランジスタ３４は導通
するが、トランジスタ３０は非導通になる。この
場合トランジスタ３２を導通させ、接続点３８を
接地電位にする。トランジスタ３６は非導通にな
つているが、トランジスタ４０は導通状態のまま
になつている。トランジスタ４０とトランジスタ
４２のゲートとの固有のキヤパシタンスにより、
トランジスタ４２は若干の遅延後にカツトオフす
る。トランジスタ４８，５４はこの場合非導通に
なると共に接続点４４はVccまでチヤージされ
る。これと同時にトランジスタ４６は導通しコン
デンサ５２の電極５０をVccとする。そしてトラ
ンジスタ５６は非導通になるが、トランジスタ６
０は導通し接続点２２のφ２をVcc−Vtにする。
クロツク信号発生器２０は同様に作用し、第２
図のタイムチヤートに示したような若干の遅れを
伴うが接続点２６のφ３をVcc−Vtにする。第２
クロツクパルス発生器２０から接続点８８で取出
しアイソレーシヨン兼プリチヤージ回路１８のト
ランジスタ９２のゲートに送る信号はこの場合、
トランジスタ９２を導通させるように作用する
が、トランジスタ９０は非導通になつている。こ
れにより接続点９４は接地電位になり各トランジ
スタ９８，１００を非導通にする。これ等はデプ
レツシヨン型トランジスタであるから、この状態
は若干の遅れを伴つて生じ、ブートストラツプキ
ヤパシタンス１６を負荷キヤパシタンス１２に加
える前に短いためらいを生ずる。次でφ２はキヤ
パシタンス１６ＣKによりVccより高くはね上げ
られる。キヤパシタンス１６ＣK及びキヤパシタ
ンス１２ＣLが互いにほぼ等しい場合には、φ２
は約７ないし7.5Vになる。
図のタイムチヤートに示したような若干の遅れを
伴うが接続点２６のφ３をVcc−Vtにする。第２
クロツクパルス発生器２０から接続点８８で取出
しアイソレーシヨン兼プリチヤージ回路１８のト
ランジスタ９２のゲートに送る信号はこの場合、
トランジスタ９２を導通させるように作用する
が、トランジスタ９０は非導通になつている。こ
れにより接続点９４は接地電位になり各トランジ
スタ９８，１００を非導通にする。これ等はデプ
レツシヨン型トランジスタであるから、この状態
は若干の遅れを伴つて生じ、ブートストラツプキ
ヤパシタンス１６を負荷キヤパシタンス１２に加
える前に短いためらいを生ずる。次でφ２はキヤ
パシタンス１６ＣKによりVccより高くはね上げ
られる。キヤパシタンス１６ＣK及びキヤパシタ
ンス１２ＣLが互いにほぼ等しい場合には、φ２
は約７ないし7.5Vになる。
次のプリチヤージ中にキヤパシタンスＣKはふ
たたびキヤパシタンスＣLから分離する。
たたびキヤパシタンスＣLから分離する。
(5) 発明の効果
このようにしてφ２はキヤパシタンスＣLにチ
ヤージするだけでよい。プリチヤージ回路はキヤ
パシタンスＣKに所要量だけしかチヤージしない
ように作用する。キヤパシタンスＣKは全放電は
せずにその電荷を保持する。このようにして電力
を保持する。さらにφ２はキヤパシタンスＣLに
チヤージするだけでよいから、時定数がキヤパシ
タンスに比例するときは動作速度が増す。
ヤージするだけでよい。プリチヤージ回路はキヤ
パシタンスＣKに所要量だけしかチヤージしない
ように作用する。キヤパシタンスＣKは全放電は
せずにその電荷を保持する。このようにして電力
を保持する。さらにφ２はキヤパシタンスＣLに
チヤージするだけでよいから、時定数がキヤパシ
タンスに比例するときは動作速度が増す。
以上本発明をその実施例について詳細に説明し
たが本発明はなおその精神を逸脱しないで種種の
変化変型を行うことができるのはもちろんであ
る。
たが本発明はなおその精神を逸脱しないで種種の
変化変型を行うことができるのはもちろんであ
る。
第１図は本発明高電圧クロツク信号発生器の１
実施例のブロツク図、第２図は本発明発生器のタ
イムチヤート、第３図は第１図の発生器の電気配
線図である。 １０……高電圧クロツク信号発生器、１２……
負荷キヤパシタンス、１４……第１クロツク信号
発生器、１６……ブートストラツプキヤパシタン
ス、１８……アイソレーシヨン兼プリチヤージ回
路、２０……第２クロツク信号発生器。
実施例のブロツク図、第２図は本発明発生器のタ
イムチヤート、第３図は第１図の発生器の電気配
線図である。 １０……高電圧クロツク信号発生器、１２……
負荷キヤパシタンス、１４……第１クロツク信号
発生器、１６……ブートストラツプキヤパシタン
ス、１８……アイソレーシヨン兼プリチヤージ回
路、２０……第２クロツク信号発生器。
Claims (1)
- 【特許請求の範囲】 １ 負荷キヤパシタンスを第１の電圧にチヤージ
する第１のクロツク信号発生器と、前記負荷キヤ
パシタンスを第２の電圧に駆動するブートストラ
ツプキヤパシタンスと、前記負荷キヤパシタンス
を第２の電圧に駆動する前に前記ブートストラツ
プキヤパシタンスをチヤージするアイソレーシヨ
ン兼プリチヤージ回路と、前記ブートストラツプ
キヤパシタンスの電極を駆動してこのブートスト
ラツプキヤパシタンスにより前記負荷キヤパシタ
ンスを第２の電圧に駆動するようにする第２のク
ロツク信号発生器とを含んで成る高電圧クロツク
信号発生器。 ２ 第１のクロツク信号発生器を、ソースは接地
しゲートはプリチヤージ信号を受けるようにした
第１のMOSFETと、ソースは第1MOSFETのド
レインに接続しドレインは電圧源に接続しゲート
は第１クロツク信号を受けるようにした第２の
MOSFETと、ゲートは第1MOSFETのドレイン
に接続しソースは接地した第３のMOSFETと、
ソースは第3MOSFETのドレインに接続しドレイ
ンは電圧源に接続しゲートはプリチヤージ信号を
受けるようにした第４のMOSFETと、ソースは
第3MOSFETのドレインに接続しゲートは電圧源
に接続した第５のMOSFETと、ドレインは第１
クロツク信号を受けるようにしゲートは第
5MOSFETのドレインに接続した第６の
MOSFETと、ソースは接地しゲートは第
3MOSFETのドレインに接続した第７の
MOSFETと、第１の端子は第6MOSFETのソー
スに接続し第２の端子は第7MOSFETのドレイン
に接続したキヤパシタンスと、ゲートは第
6MOSFETのソースに接続しソースは前記キヤパ
シタンスの第２端子に接続しドレインは電圧源に
接続した第８のMOSFETと、ゲートは第
3MOSFETのドレインに接続しソースは接地した
第９のMOSFETと、ソースは第９のMOSFETの
ドレインに接続しドレインはアイソレーシヨン兼
プリチヤージ回路とブートストラツプキヤパシタ
ンスとに接続した第10のMOSFETと、ドレイン
は第10MOSFETのゲートと前記アイソレーシヨ
ン兼プリチヤージ回路とに接続しソースは接地し
ゲートはプリチヤージ信号を受けるようにした第
11のMOSFETとにより構成した前項１に記載の
高電圧クロツク信号発生器。 ３ 第２のクロツク信号発生器を、ソースは接地
しゲートはプリチヤージ信号を受けるようにした
第１のMOSFETと、ソースは第1MOSFETのド
レインに接続しドレインは電圧源に接続しゲート
は第１クロツク信号を受けるようにした第２の
MOSFETと、ゲートは第1MOSFETのドレイン
に接続しソースは接地した第３のMOSFETと、
ソースは第3MOSFETのドレインに接続しドレイ
ンは電圧源に接続しゲートはプリチヤージ信号を
受けるようにした第４のMOSFETと、ソースは
第3MOSFETのドレインに接続しゲートは電圧源
に接続した第５のMOSFETと、ドレインは第１
クロツク信号を受けるようにしゲートは第
5MOSFETのドレインに接続した第６の
MOSFETと、ソースは接地しゲートは第
3MOSFETのドレインに接続した第７の
MOSFETと、第１の端子は第6MOSFETのソー
スに接続し第２の端子は第7MOSFETのドレイン
に接続したキヤパシタンスと、ゲートは第
6MOSFETのソースに接続しソースは前記キヤパ
シタンスの第２端子に接続しドレインは電圧源に
接続した第８のMOSFETと、ゲートは第
3MOSFETのドレインに接続しソースは接地した
第９のMOSFETと、ドレインは電圧源に接続し
ゲートは前記キヤパシタンスの第１端子に接続し
た第10のMOSFETと、ドレインは第10MOSFET
のゲートとアイソレーシヨン兼プリチヤージ回路
とに接続しソースは接地しゲートはプリチヤージ
信号を受けるようにした第11のMOSFETとによ
り構成した前項１に記載の高電圧クロツク信号発
生器。 ４ アイソレーシヨン兼プリチヤージ回路を、ド
レインは電圧源に接続しゲートはプリチヤージ信
号を受けるようにした第１のMOSFETと、ドレ
インは第1MOSFETのソースに接続しゲートは第
２クロツク信号発生器に接続しソースは接地した
第２のMOSFETと、第１の端子は第１クロツク
信号を受けるようにし第２の端子は第1MOSFET
のソースに接続したキヤパシタンスと、ゲートは
第1MOSFETのソースに接続しソース及びドレイ
ンは第１クロツク信号発生器に接続した第１のデ
プレツシヨンMOSFETと、ドレインは電圧源に
接続しゲートは第1MOSFETのソースに接続しソ
ースはブートストラツプキヤパシタンス及び第１
クロツク信号発生器に接続した第２のデプレツシ
ヨンMOSFETとにより構成した前項１に記載の
高電圧クロツク信号発生器。 ５ アイソレーシヨン兼プリチヤージ回路に、ド
レインは電圧源に接続しゲートはプリチヤージ信
号を受けるようにした第12のMOSFETと、ドレ
インは第12MOSFETのソースに接続しゲートは
第２クロツク信号発生器に接続しソースは接地し
た第13MOSFETと、第１の端子は第１クロツク
信号を受けるようにし第２の端子は第
12MOSFETのソースに接続したキヤパシタンス
と、ゲートは第12MOSFETのソースに接続しソ
ース及びドレインは第１クロツク信号発生器に接
続した第１のデプレツシヨンMOSFETと、ドレ
インは電圧源に接続しゲートは第12MOSFETの
ソースに接続しソースはブートストラツプキヤパ
シタンス及び第１クロツク信号発生器に接続した
第２のデプレツシヨンMOSFETとを設けた前項
２に記載の高電圧クロツク信号発生器。 ６ 第１クロツク信号発生器及び第２クロツク信
号発生器を互いに同様な単位とした前項１に記載
の高電圧クロツク信号発生器。 ７ アイソレーシヨン兼プリチヤージ回路を、ド
レインは電圧源に接続しゲートはプリチヤージ信
号を受けるようにした第１のMOSFETと、ドレ
インは第1MOSFETのソースに接続しゲートは第
２クロツク信号発生器に接続しソースは接地した
第２のMOSFETと、第１の端子は第１クロツク
信号を受けるようにし第２の端子は第1MOSFET
のソースに接続したキヤパシタンスと、ゲートは
第1MOSFETのソースに接続しソース及びドレイ
ンは第１クロツク信号発生器に接続した第１のデ
プレツシヨンMOSFETと、ドレインは電圧源に
接続しゲートは第1MOSFETのソースに接続しソ
ースはブートストラツプキヤパシタンス及び第１
クロツク信号発生器に接続した第２のデプレツシ
ヨンMOSFETとにより構成した前項６に記載の
高電圧クロツク信号発生器。 ８ ソースは接地しゲートはプリチヤージ信号を
受けるようにした第１のMOSFETと、ソースは
第１のMOSFETのドレインに接続しドレインは
電圧源に接続しゲートは第１クロツク信号を受け
るようにした第２のMOSFETと、ゲートは第
1MOSFETのドレインに接続しソースは接地した
第３のMOSFETと、ソースは第3MOSFETのド
レインに接続しドレインは電圧源に接続しゲート
はプリチヤージ信号を受けるようにした第４の
MOSFETと、ソースは第3MOSFETのドレイン
に接続しゲートは電圧源に接続した第５の
MOSFETと、ドレインは第１クロツク信号を受
けるようにしゲートは第5MOSFETのドレインに
接続した第６のMOSFETと、ソースは接地しゲ
ートは第3MOSFETのドレインに接続した第７の
MOSFETと、第１の端子は第6MOSFETのソー
スに接続し第２の端子は第7MOSFETのドレイン
に接続したキヤパシタンスと、ゲートは第
6MOSFETのソースに接続しソースは前記キヤパ
シタンスの第２端子に接続しドレインは電圧源に
接続した第８のMOSFETと、ゲートは第
3MOSFETのドレインに接続しソースは接地した
第９のMOSFETと、ソースは第9MOSFETのド
レインに接続しドレインはアイソレーシヨン兼プ
リチヤージ回路とブートストラツプキヤパシタン
スとに接続した第10のMOSFETと、ドレインは
第10MOSFETのゲートと前記アイソレーシヨン
兼プリチヤージ回路とに接続しソースは接地しゲ
ートはプリチヤージ信号を受けるようにした第11
のMOSFETと、負荷キヤパシタンスを第２の電
圧に駆動するブートストラツプキヤパシタンス
と、ドレインは電圧源に接続しゲートはプリチヤ
ージ信号を受けるようにした第12のMOSFET
と、ドレインは第12MOSFETのソースに接続し
ゲートは第２クロツク信号発生器に接続しソース
は接地した第13のMOSFETと、第１の端子は第
１クロツク信号を受けるようにし第２の端子は第
12MOSFETのソースに接続した第２のキヤパシ
タンスと、ゲートは第12MOSFETのソースに接
続しソース及びドレインは第１クロツク信号発生
器に接続した第１のデプレツシヨンMOSFET
と、ドレインは電圧源に接続しゲートは第
12MOSFETのソースに接続しソースはブートス
トラツプキヤパシタンス及び第１クロツク信号発
生器に接続した第２のデプレツシヨンMOSFET
と、ソースは接地しゲートはプリチヤージ信号を
受けるようにした第14のMOSFETと、ソースは
第14MOSFETのドレインに接続しドレインは電
圧源に接続しゲートは第１クロツク信号を受ける
ようにした第15のMOSFETと、ゲートは第
14MOSFETのドレインに接続しソースは接地し
た第16のMOSFETと、ソースは第16MOSFETの
ドレインに接続しドレインは電圧源に接続しゲー
トはプリチヤージ信号を受けるようにした第17の
MOSFETと、ソースは第16MOSEFTのドレイン
に接続しゲートは電圧源に接続した第18の
MOSFETと、ドレインは第１クロツク信号を受
けるようにしゲートは第18MOSFETのドレイン
に接続した第19のMOSFETと、ソースは接地し
ゲートは第16MOSFETのドレインに接続した第
20のMOSFETと、第１の端子は第19MOSFETの
ソースに接続し第２の端子は第20MOSFETのド
レインに接続した第３のキヤパシタンスと、ゲー
トは第19MOSFETのソースに接続しソースは第
３キヤパシタンスの第２端子に接続しドレインは
電圧源に接続した第21のMOSFETと、ゲートは
第16MOSFETのドレインに接続しソースは接地
した第22のMOSFETと、ドレインは電圧源に接
続しゲートは第３キヤパシタンスの第１端子に接
続した第23のMOSFETと、ドレインは第
23MOSFETのゲートに接続しソースは接地しゲ
ートはプリチヤージ信号を受けるようにした第24
のMOSFETとを含んで成る高電圧クロツク信号
発生器。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/066,148 US4354123A (en) | 1979-08-13 | 1979-08-13 | High voltage clock generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5659332A JPS5659332A (en) | 1981-05-22 |
| JPS6141408B2 true JPS6141408B2 (ja) | 1986-09-16 |
Family
ID=22067554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11043980A Granted JPS5659332A (en) | 1979-08-13 | 1980-08-13 | Signal generator for recordingtime of high voltage |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4354123A (ja) |
| JP (1) | JPS5659332A (ja) |
| CA (1) | CA1149473A (ja) |
| DE (1) | DE3030380C2 (ja) |
| GB (1) | GB2056807B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6045512B2 (ja) * | 1980-03-05 | 1985-10-09 | 株式会社東芝 | ダイナミック型シフトレジスタ回路 |
| JPS5788594A (en) * | 1980-11-19 | 1982-06-02 | Fujitsu Ltd | Semiconductor circuit |
| DE3169127D1 (en) * | 1981-05-13 | 1985-04-04 | Ibm Deutschland | Input circuit for an integrated monolithic semiconductor memory using field effect transistors |
| JPS58185091A (ja) * | 1982-04-24 | 1983-10-28 | Toshiba Corp | 昇圧電圧出力回路および昇圧電圧出力回路を備えたアドレスデコ−ド回路 |
| US4521701A (en) * | 1982-09-16 | 1985-06-04 | Texas Instruments Incorporated | High-speed low-power delayed clock generator |
| JPS5958920A (ja) * | 1982-09-28 | 1984-04-04 | Fujitsu Ltd | バツフア回路 |
| US4580067A (en) * | 1982-12-28 | 1986-04-01 | Mostek Corporation | MOS dynamic load circuit for switching high voltages and adapted for use with high threshold transistors |
| US5483283A (en) * | 1994-05-23 | 1996-01-09 | Eastman Kodak Company | Three level high speed clock driver for an image sensor |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3631267A (en) * | 1970-06-18 | 1971-12-28 | North American Rockwell | Bootstrap driver with feedback control circuit |
| US3774055A (en) * | 1972-01-24 | 1973-11-20 | Nat Semiconductor Corp | Clocked bootstrap inverter circuit |
| GB1375958A (en) * | 1972-06-29 | 1974-12-04 | Ibm | Pulse circuit |
| DE2243671A1 (de) * | 1972-09-06 | 1974-03-28 | Ibm Deutschland | Monolithisch integrierbare inverterschaltung |
| US3988617A (en) * | 1974-12-23 | 1976-10-26 | International Business Machines Corporation | Field effect transistor bias circuit |
| DE2553517C3 (de) * | 1975-11-28 | 1978-12-07 | Ibm Deutschland Gmbh, 7000 Stuttgart | Verzögerungsschaltung mit Feldeffekttransistoren |
| US4061933A (en) * | 1975-12-29 | 1977-12-06 | Mostek Corporation | Clock generator and delay stage |
| US4049978A (en) * | 1976-01-26 | 1977-09-20 | Western Digital Corporation | MOS high current drive circuit |
| US4042838A (en) * | 1976-07-28 | 1977-08-16 | Rockwell International Corporation | MOS inverting power driver circuit |
-
1979
- 1979-08-13 US US06/066,148 patent/US4354123A/en not_active Expired - Lifetime
-
1980
- 1980-08-06 GB GB8025546A patent/GB2056807B/en not_active Expired
- 1980-08-11 DE DE3030380A patent/DE3030380C2/de not_active Expired
- 1980-08-12 CA CA000358093A patent/CA1149473A/en not_active Expired
- 1980-08-13 JP JP11043980A patent/JPS5659332A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5659332A (en) | 1981-05-22 |
| GB2056807A (en) | 1981-03-18 |
| DE3030380A1 (de) | 1981-03-26 |
| US4354123A (en) | 1982-10-12 |
| GB2056807B (en) | 1983-05-05 |
| CA1149473A (en) | 1983-07-05 |
| DE3030380C2 (de) | 1986-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4321661A (en) | Apparatus for charging a capacitor | |
| US5828095A (en) | Charge pump | |
| US4063117A (en) | Circuit for increasing the output current in MOS transistors | |
| US4038567A (en) | Memory input signal buffer circuit | |
| JPS6141408B2 (ja) | ||
| US3660684A (en) | Low voltage level output driver circuit | |
| JPS6144414B2 (ja) | ||
| US4468576A (en) | Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics | |
| JPS5812677B2 (ja) | Ｆｅｔ回路の出力ノ−ドを再充電する回路 | |
| US4649300A (en) | Bootstrap buffer | |
| US4897559A (en) | Variable clock delay circuit utilizing the R-C time constant | |
| JPH082016B2 (ja) | 昇圧回路 | |
| JPH0612869B2 (ja) | Ｃｍｏｓダイナミツクｒａｍ用時間遅廷回路 | |
| US4636657A (en) | High speed CMOS clock generator | |
| JPS617724A (ja) | ブ−トストラツプ型インバ−タ−回路 | |
| EP0101947A1 (en) | Driving circuit | |
| JPS59147524A (ja) | パルス発生回路 | |
| JPS59169B2 (ja) | フリップフロップ回路 | |
| EP0120992B1 (en) | And-gate driver circuit | |
| US4651028A (en) | Input circuit of MOS-type integrated circuit elements | |
| JPH097371A (ja) | 昇圧電圧供給回路 | |
| JPH0563963B2 (ja) | ||
| KR930006747Y1 (ko) | 모스용 승압회로 | |
| JPH0343808B2 (ja) | ||
| JPS61199330A (ja) | 半導体集積回路装置 |