JPS6257127B2

JPS6257127B2 -

Info

Publication number: JPS6257127B2
Application number: JP56151273A
Authority: JP
Inventors: Katsumi Nagano
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-09-24
Filing date: 1981-09-24
Publication date: 1987-11-30
Also published as: JPS5853208A

Description

【発明の詳細な説明】本発明は、各種機能回路として利用されるトラ
ンジスタ螺旋接続回路に関する。

複数の主要電流通路間に複数のトランジスタを
たすき掛けに接続する回路において、例えば第１
図に示すような螺旋接続回路を２次元螺旋接続回
路と呼ぶことにする。すなわち、この回路は、２
つの主要電流路L₁，L₂間にコレクタとベースと
を交差接続した２組のトランジスタQ₁₁，Q₂₁お
よびトランジスタQ₁₂，Q₂₂を設けている。今、
これらの電流路L₁，L₂にそれぞれ２つの入力電
流I₁，I₂を流し、４つのトランジスタQ₁₁，Q₁₂，
Q₂₁，Q₂₂のエミツタ接地電流増幅率が十分に大
きいと仮定すると、この場合、トランジスタ
Q₁₁，Q₁₂のコレクタ電流は共にI₁であり、トラン
ジスタQ₂₁，Q₂₂のコレクタ電流は共にI₂である。

一般に、トランジスタのコレクタ電流Ｉ_Cとベ
ース・エミツタ間電圧Ｖ_BEとの間にはＶ_BE＝Ｖ_T・ｌ_oＩ_Ｃ／Ｉ_Ｓ ……(1) なる関係がある。ここで、Ｖ_Tは熱電圧で、Ｉ_Sは
逆バイアス飽和電流である。上記第１図の回路の
ｂ―ａ点間の電流差Ｖ_baはトランジスタQ₁₁，Q₂₂
のベース・エミツタ間電圧の和であり、上記(1)式
を利用すると、Ｖ_ba＝Ｖ_BE（Q₁₁）＋Ｖ_BE（Q₂₂）＝Ｖ_T・ｌ_oＩ_１／Ｉ_ｓ＋Ｖ_T・ｌ_oＩ_２／Ｉ_ｓ …(2) と表わすことができ、またｄ―ｃ点間の電圧差Ｖ
_dcも同様にＶ_dc＝Ｖ_BE（Q₂₁）＋Ｖ_BE（Q₁₂）＝Ｖ_T・ｌ_oＩ_２／Ｉ_ｓ＋Ｖ_T・ｌ_oＩ_１／Ｉ_ｓ …(3) と表わすことができる。

上記(2)、(3)式から電圧差Ｖ_baと電圧差Ｖ_dcとは
等しいことがわかる。つまり、ｂ―ａ点間の電圧
差はｄ―ｃ点間の電圧差に等しい。これが螺旋接
続回路の特徴の１つであり、この関係は２つの電
流の任意の値に対して成立する。

Ｖ_ba＝Ｖ_dc（l₁，I₂は任意；I₁〓I₂） …(4) 次に、上記回路の各点ａ〜ｄ間の電圧制限関係
について調べてみる。今、ａ点を接地電位とし、
ｃ点は接地電位より少し異なる微小電位△υにあ
つたとすると、この場合の各トランジスタのコレ
クタ・エミツタ間電圧はと表わすことができる。ここで、上記回路が動作
する為には、全てのコレクタ・エミツタ間電圧Ｖ
_CE（Q₁₁），Ｖ_CE（Q₁₂），Ｖ_CE（Q₂₁），Ｖ_CE
（Q₂₂）は正でなければならない（但し各トランジ
スタQ₁₁，Q₁₂，Q₂₁，Q₂₂はNPNトランジスタと
する）。従つて、微小電圧△υには −Ｖ_BE＜△υ＜Ｖ_BE ……(6) なる範囲制限が生ずる。すなわち、ａ点を基準電
位と考えるならば、ｃ点は(6)式で示される範囲内
であれば変動してもよく、この時にも上記(4)式は
成り立つ。これが螺旋接続回路の第２の特徴であ
る。

本発明は上記した螺旋接続回路が有する２つの
特徴を利用して、電圧フオロワ回路、レベルシフ
ト回路、小信号回路等の各種機能を有するトラン
ジスタ螺旋接続回路を提供することを目的とす
る。

以下、図面を参照して本発明の実施例について
説明する。第２図および第３図の回路は、この発
明の一実施例としての第４図の回路の前提となる
もので、２次元の螺旋接続回路を示している。第
２図の回路では、前述した第１図の回路のｂ点を
電流値I₁なる電流源I₁を介して正電源＋に、ｄ点
を電流値I₂なる電流源I₂を介して正電源＋にそれ
ぞれ接続すると共に、ａ，ｃ点をそれぞれ負電源
−に接続するように回路構成している。この場合
にはａ，ｃ点は同一電位であるので、前述した
(2)、(3)式からｂ点、ｄ点の各電位Ｖ_b，Ｖ_dは等し
く、Ｖ_b＝Ｖ_d≒2V_BE ……(7) と表わすことができる。つまり、ｂ点とｄ点の電
圧は与えられる電流I₁，I₂に無関係に等しいの
で、第２図に示す２次元螺旋接続回路は電圧フオ
ロワ回路に適用することができる。

ここで、上記４つのトランジスタQ₁₁，Q₁₂，
Q₂₁，Q₂₂がそれぞれ異なるエミツタ面積A₁₁，
A₁₂，A₂₁，A₂₂を有する場合には、ｂ点とｄ点と
の間に電圧差Ｖ_bdを生じ、この電圧差Ｖ_bdはＶ_bd＝Ｖ_b−Ｖ_d ＝Ｖ_BE（Q₁₁）＋Ｖ_BE（Q₂₂）−Ｖ_BE（Q₁₂） −Ｖ_BE（Q₂₁）＝Ｖ_T・ｌ_oＡ_１２・Ａ_２１／Ａ_１１・Ａ_２２ ……(8) で表わすことができる。つまり、(8)式よりｂ―ｄ
点間の電圧Ｖ_bdは、流れる電流とは無関係にトラ
ンジスタの各エミツタ面積で決まることがわか
る。

また、この２次元螺旋接続回路は、第３図に示
すようにトランジスタQ₂₂のベースをトランジス
タQ₁₂のコレクタに接続することなしに、このベ
ースに入力信号を加えるようにしても良い。

第４図は上記第２図および第３図の回路の考え
方を用いて構成した３次元の螺旋接続回路を示し
ており、本発明の一実施例に係わる回路である。
すなわち、この回路は、３本の主要電流路L₁，
L₂，L₃間にトランジスタQ₁₁〜Q₁₃，Q₂₁〜Q₂₃，
Q₃₁〜Q₃₃をたすき掛け接続して構成している。
これは、トランジスタQ₁₁のベースをトランジス
タQ₂₁のコレクタに、トランジスタQ₂₁のベース
をトランジスタQ₃₁のコレクタに、トランジスタ
Q₃₁のベースをトランジスタQ₁₁のコレクタにそ
れぞれ接続し、トランジスタQ₁₂，Q₂₂，Q₃₂及び
トランジスタQ₁₃，Q₂₃，Q₃₃についても同様な接
続とする。この回路では、電流I₁〜I₃を任意の変
数として動作するので３次元螺旋接続回路と呼ん
でいる。ここで、全てに同一寸法のトランジスタ
を使用した場合には、ｂ―ａ，ｄ―ｃ，ｆ―ｅ点
間の電圧差Ｖ_ba，Ｖ_dc，Ｖ_feは前述の２次元回路
と同様に等しくなり、次のように表わすことがで
きる。

Ｖ_ba＝Ｖ_BE（Q₁₁）＋Ｖ_BE（Q₂₂）＋Ｖ_BE（Q₃₃）Ｖ_dc＝Ｖ_BE（Q₂₁）＋Ｖ_BE（Q₃₂）＋Ｖ_BE（Q₁₃）Ｖ_fe＝Ｖ_BE（Q₃₁）＋Ｖ_BE（Q₁₂）＋Ｖ_BE（Q₂₃）Ｖ_ba＝Ｖ_dc＝Ｖ_fe ＝Ｖ_T・ｌ_oＩ_１／Ｉ_ｓ＋Ｖ_T・ｌ_oＩ_２／Ｉ_ｓ＋Ｖ_T
・ｌ_oＩ_３／Ｉ_ｓ……(9) 上記(9)式は電流I₁，I₂，I₃の任意の値で成り立
つ。つまり、第４図の回路はレベルシフト回路と
して適用できることになる。

前述同様、ａ点の電位を零としてこれを基準に
した場合、第４図の回路が動作するためのｃ，ｅ
点の条件を求めてみる。まず、ｃ点の電圧を△υ
_１、ｅ点の電圧を△υ_２とすると、各トランジス
タのコレクタ・エミツタ間電圧Ｖ_CEは次式で示さ
れる。

上記(10)式の各トランジスタのコレクタ・エミツ
タ間電圧Ｖ_CEが正であれば回路は動作する。この
時、下記(11)式に示すような電圧制限が生ずる。

上記(11)式の電圧条件を第５図に示す。斜線部
が回路の動作領域に相当する。この第５図からま
た第４図の回路は小信号回路にも適用できること
がわかる。

第６図は２次元回路の時と同様、第４図の回路
のｂ，ｄ，ｆ点をそれぞれ電流源I₁，I₂，I₃を介
して正電源＋に接続し、ａ，ｃ，ｅ点をそれぞれ
負電源−に接続した回路構成としている。この回
路において、９個のトランジスタQ₁₁〜Q₁₃，Q₂₁
〜Q₂₃，Q₃₁〜Q₃₃の各エミツタ面積をそれぞれ
A₁₁〜A₁₃，A₂₁〜A₂₃，A₃₁〜A₃₃とすると、ｂ，
ｄ，ｆ点間の電圧差Ｖ_bd，Ｖ_df，Ｖ_fbは次式で示
される。

上記(12)式から各ｂ，ｄ，ｆ点間の電圧差Ｖ_b
_ｄ，Ｖ_df，Ｖ_fbは電流I₁〜I₃に関係なく各トランジ
スタのエミツタ面積のみで決まることになる。こ
こで、９個のトランジスタの各エミツタ面積が全
て等しい場合には、上記(12)式はＶ_bd＝Ｖ_df＝Ｖ_fb＝０ ……(13) となる。つまり、同一寸法のトランジスタを全て
用いた回路ではｂ，ｄ，ｆの各点の電圧Ｖ_b，Ｖ
_d，Ｖ_fは等しく、〔Ｖ_d＝Ｖ_d＝Ｖ_f≒3V_BE〕とな
る。

この３次元螺旋接続は第７図〜第１０図のよう
な回路構成にしてもよい。すなわち、第７図は３
次元螺旋接続回路の最も単純な形の回路を示して
おり、トランジスタQ₁₁のベースをトランジスタ
Q₂₁のコレクタに、トランジスタQ₂₁のベースを
トランジスタQ₃₁のコレクタに、トランジスタ
Q₃₁のベースをトランジスタQ₁₁のコレクタにそ
れぞれ接続するようにしている。また、第８図の
回路では、第４図の回路のトランジスタQ₁₃，
Q₂₃，Q₃₃，Q₃₂を除去し、トランジスタQ₂₂のベ
ースに入力信号を供給する回路構成としており、
また第９図の回路では、第４図の回路のトランジ
スタQ₁₃，Q₂₃，Q₃₃を除去すると共に、トランジ
スタQ₁₂，Q₂₂，Q₃₂のそれぞれのベースに異なる
入力信号を供給する回路構成としている。さら
に、第１０図では、トランジスタQ₁₃，Q₂₃，Q₃₃
のベースに異なる入力信号を供給する回路構成と
している。このような回路においても、入力信号
の制御による電流I₁〜I₃の変化とは無関係に前述
した電圧関係式が成立する。

第１１図は４つの電流I₁〜I₄を任意の変数とし
て動作する４次元螺旋接続回路を示している。こ
の回路は、４本の主要電流路L₁〜L₄間にトラン
ジスタQ₁₁〜Q₁₄，Q₂₁〜Q₂₄，Q₃₁〜Q₃₄，Q₄₁〜
Q₄₄をたすき掛け接続して構成している。これ
は、トランジスタQ₁₁のベースをトランジスタ
Q₂₁のコレクタに、トランジスタQ₂₁のベースを
トランジスタQ₃₁のコレクタに、トランジスタ
Q₃₁のベースをトランジスタQ₄₁のコレクタに、
トランジスタQ₄₁のベースをトランジスタQ₁₁の
コレクタにそれぞれ接続し、トランジスタQ₁₂〜
Q₄₂、トランジスタQ₁₃〜Q₄₃、トランジスタQ₁₄
〜Q₄₄についても同様な接続とする。

ここで、全てに同一寸法のトランジスタを使用
した場合には、ｂ―ａ，ｂ―ｃ，ｆ―ｅ，ｈ―ｇ
点間のそれぞれの電圧差Ｖ_ba，Ｖ_dc，Ｖ_fe，Ｖ_hg
は前述の２次元、３次元回路として同様等しくな
り、次のように表わすことができる。

Ｖ_ba＝Ｖ_BE（Q₁₁）＋Ｖ_BE（Q₂₂）＋Ｖ_BE（Q₃₃）＋Ｖ_BE（Q₄₄）Ｖ_dc＝Ｖ_BE（Q₂₁）＋Ｖ_BE（Q₃₂）＋Ｖ_BE（Q₄₃）＋Ｖ_BE（Q₁₄）Ｖ_fe＝Ｖ_BE（Q₃₁）＋Ｖ_BE（Q₄₂）＋Ｖ_BE（Q₁₃）＋Ｖ_BE（Q₂₄）Ｖ_hg＝Ｖ_BE（Q₄₁）＋Ｖ_BE（Q₁₂）＋Ｖ_BE（Q₂₃）＋Ｖ_BE（Q₃₄）Ｖ_ba＝Ｖ_dc＝Ｖ_fe＝Ｖ_hg ＝Ｖ_T・ｌ_oＩ_１／Ｉ_ｓ＋Ｖ_T・ｌ_oＩ_２／Ｉ_ｓ＋Ｖ_T ・ｌ_oＩ_３／Ｉ_ｓ＋Ｖ_T・ｌ_oＩ_４／Ｉ_ｓ …(14) 上記(14)式は各トランジスタのベース電流は無
視できるものとしており、電流I₁，I₂，I₃，I₄の任
意の値で成り立つ。

次に、前述同様にａ点の電位を零とし、これを
基準にした場合に第１１図の回路が動作するため
のｃ，ｅ，ｆ点の条件を求めてみる。まず、ｃ点
の電圧を△υ_１、ｅ点の電圧を△υ_２、ｆ点の電
圧を△υ_３とすると、各トランジスタのコレク
タ・エミツタ間電圧Ｖ_CEは次式で求めることがで
きる。なお、これら各トランジスタのＶ_CEは回路
配設位置でマトリクス的に表示するものとする。
すなわち、の順に表示している。

上記(15)式において、各トランジスタのコレク
タ・エミツタ間電圧Ｖ_CEが正であれば回路は動作
する。この時、下記(16)式に示すような電圧制限
が生ずる。

上記(16)式で示される各電圧△υ_１〜△υ_３の
制限をわかり易い形に直してみる。すなわち、ｂ
点の電圧△υ_１の境界条件に沿つて説明する。

(i)△υ_１＝Ｖ_BEの場合、 (ii)△υ_１＝０の場合、 (iii)△υ_１＝−Ｖ_BEの場合、 (iv)△υ_１＝−2V_BEの場合、 (v)△υ_１＝−3V_BEの場合（動作限界点）、上記(i)〜(v)で求めた動作領域をそれぞれ第１２
図ａ〜ｅに示す。斜線部が動作領域に相当する。
上記(v)の場合から各電圧は△υ_１＝−3V_BE、△
υ_２＝−2V_BE、△υ_３＝−Ｖ_BEが限界であるの
で、ａ点は0V、ｃ点は−3V_BE、ｅ点は−2V_BE、
ｇ点は−Ｖ_BEが回路動作の下限となる。

第１３図は２次元、３次元回路と同様、第１１
図の回路のｂ，ｄ，ｆ，ｈ点をそれぞれ電流源
I₁，I₂，I₃，I₄を介して正電源＋に接続し、ａ，
ｃ，ｅ，ｇ点をそれぞれ負電源−に接続した回路
構成としている。この回路において、16個のトラ
ンジスタQ₁₁〜Q₁₄，Q₂₁〜Q₂₄，Q₃₁〜Q₃₄，Q₄₁〜
Q₄₄の各エミツタ面積をそれぞれA₁₁〜A₁₄，A₂₁
〜A₂₄，A₃₁〜A₃₄，A₄₁〜A₄₄とすると、ｂ，ｄ，
ｆ，ｈ点間の電圧差Ｖ_bd，Ｖ_df，Ｖ_fh，Ｖ_hbは前述
同様次式で表わすことができる。

上記(22)式で示されるように、隣に合う各点間
の電圧差はエミツタ面積で決められることにな
る。ここで、16個のトランジスタのエミツタ面積
が全て等しい場合には各点間の電圧差は等しく零
となる。

Ｖ_bd＝Ｖ_df＝Ｖ_fh＝Ｖ_fb＝０ …(23) この場合、ｂ，ｄ，ｆ，ｈの各点の電圧Ｖ_b，
Ｖ_d，Ｖ_f，Ｖ_hは等しく、Ｖ_b＝Ｖ_d＝Ｖ_f＝Ｖ_h＝4V_BE となる。

この４次元螺旋接続回路は第１４図〜第１７図
のような回路構成にしてもよい。すなわち、第１
４図は４次元螺旋接続回路の最も単純な形の回路
を示しており、トランジスタQ₁₁のベースをトラ
ンジスタQ₂₁のコレクタに、トランジスタQ₂₁の
ベースをトランジスタQ₃₁のコレクタに、トラン
ジスタQ₃₁のベースをトランジスタQ₄₁のコレク
タに、トランジスタQ₄₁のベースをトランジスタ
Q₁₁のコレクタにそれぞれ接続するようにしてい
る。また、第１５図の回路では、前記第１１図の
回路のトランジスタQ₁₃，Q₁₄，Q₂₃，Q₂₄，Q₃₂〜
Q₃₄，Q₄₂〜Q₄₄を除去し、トランジスタQ₂₂のベ
ースに入力信号を供給する回路構成としており、
また第１６図の回路では、第１１図の回路のトラ
ンジスタQ₁₃，Q₁₄，Q₂₃，Q₂₄，Q₃₃，Q₃₄，Q₄₃，
Q₄₄を除去すると共にトランジスタQ₁₂，Q₂₂，
Q₃₂，Q₄₂のベースに異なる入力信号を供給する
回路構成としている。さらに、第１７図では、ト
ランジスタQ₁₄，Q₂₄，Q₃₄，Q₄₄のベースに異な
る入力信号を供給する回路構成としている。この
ような回路においても、入力信号の制御による電
流I₁〜I₄の変化とは無関係に前述した電圧関係式
が成立する。

前述した２、３、４次元螺旋接続回路は多次元
回路に拡張できる。すなわち、複数の主要電流路
L₁〜Ｌ_o間に複数個のトランジスタを行列のマト
リクス状に配置し、行トランジスタをそれぞれた
すき掛け接続する回路構成とする。まず、第１８
図では、トランジスタQ₁₁のベースをトランジス
タQ₂₁のコレクタに、トランジスタQ₂₁のベース
をトランジスタQ₃₁のコレクタに、……トランジ
スタＱ_n１のベースをトランジスタＱ_o１のコレク
タに、トランジスタＱ_o１のベースをトランジス
タQ₁₁のコレクタにそれぞれ接続する回路構成と
している。また、第１９図では、上記第１８図の
回路にトランジスタQ₁₂，Q₂₂を追加接続して、
このトランジスタQ₂₂のベースに入力信号を供給
するような回路構成としている。また、第２０図
の回路では、上記第１８図の回路に２段目トラン
ジスタ群Q₁₂，Q₂₂，Q₃₂…Ｑ_n２，Ｑ_o２を追加接
続し、これらのトランジスタのベースに異なる入
力信号を供給する回路構成としている。さらに、
第２１図の回路では、主要電流路L₁〜Ｌ_o間に前
述同様トランジスタQ₁₁〜Q_1o，Q₂₁〜Q_2o，Q₃₁〜
Q_3o，…，Ｑ_n１〜Ｑ_no，Ｑ_o１〜Ｑ_ooを接続し、
トランジスタQ_1o〜Ｑ_ooの各ベースに異なる入力
信号を供給する回路構成としている。このような
多次元螺旋接続回路においても前述同様の動作と
効果を有するものである。

以上説明したように本発明によれば、複数の隣
り合う主要電流路間にマトリクス状の少なくとも
１行に複数個のトランジスタをたすき掛け接続
し、上記主要電流路の初段行トランジスタと終段
行トランジスタとの間の行間電圧は電流路に供給
される複数の任意変数としての電流とは無関係に
等しく、前記隣接する各電流路間の電圧差は上記
各トランジスタのエミツタ面積にて決まるような
回路構成としているので、電圧フオロワ回路、レ
ベルシフト回路、小信号回路等の各種機能を有す
るトランジスタ螺旋接続回路が提供できる。

【図面の簡単な説明】

第１図は一般的な２次元螺旋接続回路の回路構
成図、第２図及び第３図はそれぞれ本発明の一実
施例回路の前提となる２次元螺旋接続回路の構成
図、第４図は本発明の一実施例に係わる３次元の
トランジスタ螺旋接続回路の構成図、第５図は上
記第４図の回路の動作領域を示す図、第６図〜第
１０図は本発明の他の実施例に係わるトランジス
タ螺旋接続回路の構成図、第１１図および第１３
図〜第１７図は本発明のさらに他の実施例に係る
４次元螺旋接続回路の構成図、第１２図は第１１
図の回路の動作領域を示す図、第１８図〜第２１
図は本発明のさらに他の実施例に係る多次元螺旋
接続回路の構成図である。 Q₁₁〜Q₁₄，Q_1o，Q₂₁〜Q₂₄，Q_2o，Q₃₁〜Q₃₄，
Q_3o，Q₄₁〜Q₄₄，Q_4o，Ｑ_n１〜Ｑ_no，Ｑ_o１〜Ｑ_oo
…トランジスタ、L₁〜Ｌ_o…主要電流路、I₁〜Ｉ_o
…供給電流、ａ〜ｇ…各節点、I₁〜I₃…電流源。

Claims

【特許請求の範囲】１異なる電流が供給される第１、第２、第３の
主要電流路と、前記第１の電流路にコレクタ、エ
ミツタ間が直列挿入される第１、第２、第３のト
ランジスタと、前記第２の電流路にコレクタ、エ
ミツタ間が直列挿入される第４、第５、第６のト
ランジスタと、前記第３の電流路にコレクタ、エ
ミツタ間が直列挿入される第７、第８、第９のト
ランジスタとを具備し、前記第１のトランジスタ
のベースが前記第４のトランジスタのコレクタに
接続され、前記第２のトランジスタのベースが前
記第５のトランジスタのコレクタに接続され、前
記第３のトランジスタのベースが前記第６のトラ
ンジスタのコレクタに接続され、前記第４のトラ
ンジスタのベースが前記第７のトランジスタのコ
レクタに接続され、前記第５のトランジスタのベ
ースが前記第８のトランジスタのコレクタに接続
され、前記第６のトランジスタのベースが前記第
９のトランジスタのコレクタに接続され、前記第
７のトランジスタのベースが前記第１のトランジ
スタのコレクタに接続され、前記第８のトランジ
スタのベースが前記第２のトランジスタのコレク
タに接続され、前記第９のトランジスタのベース
が前記第３のトランジスタのコレクタに接続され
て成り、前記第１、第２、第３の各主要電流路の
第１ないし第３のトランジスタ、第４ないし第６
のトランジスタ、および第７ないし第９のトラン
ジスタから成る各直列回路の両端間の電圧は前記
電流に無関係に等しく、前記各トランジスタが直
列接続される第１ないし第３の主要電流路間の電
圧差は前記各トランジスタのエミツタ面積にて決
められることを特徴とするトランジスタ螺旋接続
回路。２異なる電流が供給される第１ないし第４の主
要電流路と、前記第１の電流路にコレクタ、エミ
ツタ間が直列挿入される第１ないし第４のトラン
ジスタと、前記第２の電流路にコレクタ、エミツ
タ間が直列挿入される第５ないし第８のトランジ
スタと、前記第３の電流路にコレクタ、エミツタ
間が直列挿入される第９ないし第12のトランジス
タと、前記第４の電流路にコレクタ、エミツタ間
が直列挿入される第13ないし第16のトランジスタ
とを具備し、前記第１のトランジスタのベースが
前記第５のトランジスタのコレクタに接続され、
前記第２のトランジスタのベースが前記第６のト
ランジスタのコレクタに接続され、前記第３のト
ランジスタのベースが前記第７のトランジスタの
コレクタに接続され、前記第４のトランジスタの
ベースが前記第８のトランジスタのコレクタに接
続され、前記第５のトランジスタのベースが前記
第９のトランジスタのコレクタに接続され、前記
第６のトランジスタのベースが前記第10のトラン
ジスタのコレクタに接続され、前記第７のトラン
ジスタのベースが前記第11のトランジスタのコレ
クタに接続され、前記第８のトランジスタのベー
スが前記第12のトランジスタのコレクタに接続さ
れ、前記第９のトランジスタのベースが前記第13
のトランジスタのコレクタに接続され、前記第10
のトランジスタのベースが前記第14のトランジス
タのコレクタに接続され、前記第11のトランジス
タのベースが前記第15のトランジスタのコレクタ
に接続され、前記第12のトランジスタのベースが
前記第16のトランジスタのコレクタに接続され、
前記第13のトランジスタのベースが前記第１のト
ランジスタのコレクタに接続され、前記第14のト
ランジスタのベースが前記第２のトランジスタの
コレクタに接続され、前記第15のトランジスタの
ベースが前記第３のトランジスタのコレクタに接
続され、前記第16のトランジスタのベースが前記
第４のトランジスタのコレクタに接続されて成
り、前記第１ないし第４の各主要電流路の第１な
いし第４のトランジスタ、第５ないし第８のトラ
ンジスタ、第９ないし第12のトランジスタ、およ
び第13ないし第16のトランジスタから成る各直列
回路の両端間の電圧は前記電流に無関係に等し
く、前記各トランジスタが直列接続される第１な
いし第４の主要電流路間の電圧差は前記各トラン
ジスタのエミツタ面積にて決められることを特徴
とするトランジスタ螺旋接続回路。