JPS5853208A - トランジスタ螺旋接続回路 - Google Patents
トランジスタ螺旋接続回路Info
- Publication number
- JPS5853208A JPS5853208A JP56151273A JP15127381A JPS5853208A JP S5853208 A JPS5853208 A JP S5853208A JP 56151273 A JP56151273 A JP 56151273A JP 15127381 A JP15127381 A JP 15127381A JP S5853208 A JPS5853208 A JP S5853208A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- transistors
- pace
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、各種機能回路として利用されるトランジスタ
螺旋接続回路に関する。
螺旋接続回路に関する。
複数の主要電流通路間に複数のトランジスタをたすき掛
けに接続する回路において、例えば第１図に示すような
螺旋接続回路を２次元螺旋接続回路と呼ぶことにする。
けに接続する回路において、例えば第１図に示すような
螺旋接続回路を２次元螺旋接続回路と呼ぶことにする。
すなわち、この回路は、２つの主要電流路り、、Ｌｚ間
にコレクタとペースとを交差接続、した２組のトランジ
スタＱｌｓ ｒ Ｑ２１およびトランジスタＱ４２ 、
（ｈｔを設けている。今、これらの電流路Ｌｌ 、Ｌ２
にそれぞれ２つの入力電流Ｉｔ＋Ｉｚ’ｅ流し、４つの
トランジスタ（ｈｔ ＊ Ｑ１２ ＋ Ｑ２１ ＋ Ｑ
２２のエミッタ接地電流増幅率が十分に大きいと仮定す
ると、この場合、トランジスタＱｌｌ ＋ Ｑ１２のコ
レクタ電流は共に１１であシ、トランジスタＱ２１ ＋
Ｑｇｚのコレクタ電流は共にＩ２である。
にコレクタとペースとを交差接続、した２組のトランジ
スタＱｌｓ ｒ Ｑ２１およびトランジスタＱ４２ 、
（ｈｔを設けている。今、これらの電流路Ｌｌ 、Ｌ２
にそれぞれ２つの入力電流Ｉｔ＋Ｉｚ’ｅ流し、４つの
トランジスタ（ｈｔ ＊ Ｑ１２ ＋ Ｑ２１ ＋ Ｑ
２２のエミッタ接地電流増幅率が十分に大きいと仮定す
ると、この場合、トランジスタＱｌｌ ＋ Ｑ１２のコ
レクタ電流は共に１１であシ、トランジスタＱ２１ ＋
Ｑｇｚのコレクタ電流は共にＩ２である。
一般ニ、トランジスタのコレクタ電流■。とペース・エ
ミッタ間電圧ｖＢＥとの間にはなる関係がらる。ここで
、ｖＴは熱電圧で、Ｉ８は逆バイアス飽和電流である。
ミッタ間電圧ｖＢＥとの間にはなる関係がらる。ここで
、ｖＴは熱電圧で、Ｉ８は逆バイアス飽和電流である。
上記第１図の回路のｂ−ａ点間の電圧差■ｂａはトラン
ジスタＱＩＩ−Ｑ２２のペース・エミッタ間電圧の和で
あり、上記（１）式を利用すると、 と表わすことができ、またｄ −ｃ点間の電圧差ｖｄｏ
も同様に と表わすことができる。
ジスタＱＩＩ−Ｑ２２のペース・エミッタ間電圧の和で
あり、上記（１）式を利用すると、 と表わすことができ、またｄ −ｃ点間の電圧差ｖｄｏ
も同様に と表わすことができる。
上記（２） 、 （３）式から電圧差”ｂａと電圧差Ｖ
ｄｏとは等しいことがわかる。つまり、ｂ−ａ点間の電
圧差はｄ −Ｃ４間の電圧差に等しい。これが螺旋接続
回路の特徴の１つであり、この関係は２つの電流の任意
の値に対して成立する。
ｄｏとは等しいことがわかる。つまり、ｂ−ａ点間の電
圧差はｄ −Ｃ４間の電圧差に等しい。これが螺旋接続
回路の特徴の１つであり、この関係は２つの電流の任意
の値に対して成立する。
次に、上記回路の各点ａ ％ ｄ間の電圧制限関係につ
いて調べてみる。今、ａ点を接地電位とし、０点は接地
電位より少し異なる微小電位△τにあったとすると、こ
の場合の各トランジスタのコレクタ・エミッタ間電圧は ・・・・・・・・・・・・・・・（５）と表わすことが
できる。ここで、上記回路が動作する為には、全てのコ
レクタ・エミッ２間電圧Ｖ（、ｚ（Ｑｔｔ ） ・ＶＣ
Ｅ（Ｑ１２ ） −Ｖ（Ｂ（にｈｔ ） ・ＶＣＩＣ（
Ｑ２２ ）は正でなければ彦らない（但し各トランジス
タＱｌｌ ＋ Ｑｔｚ・Ｑ２１・Ｑ１０はＮＰＮ ）ラ
ンジスタとする）。従って、微小電圧△Ｖには −ｖＢＫ〈△τ〈ｖＩ１８ ・・
・・・・・・・・・・・・・（６）力る範囲制限が生ず
る。すなわち、ａ点を基準電位と考えるならば、０点は
（６）式で示される範囲内であれば変動してもよく、こ
の時にも上記（４）式は成シ立つ。これが螺旋接続回路
の第２の特徴である。
いて調べてみる。今、ａ点を接地電位とし、０点は接地
電位より少し異なる微小電位△τにあったとすると、こ
の場合の各トランジスタのコレクタ・エミッタ間電圧は ・・・・・・・・・・・・・・・（５）と表わすことが
できる。ここで、上記回路が動作する為には、全てのコ
レクタ・エミッ２間電圧Ｖ（、ｚ（Ｑｔｔ ） ・ＶＣ
Ｅ（Ｑ１２ ） −Ｖ（Ｂ（にｈｔ ） ・ＶＣＩＣ（
Ｑ２２ ）は正でなければ彦らない（但し各トランジス
タＱｌｌ ＋ Ｑｔｚ・Ｑ２１・Ｑ１０はＮＰＮ ）ラ
ンジスタとする）。従って、微小電圧△Ｖには −ｖＢＫ〈△τ〈ｖＩ１８ ・・
・・・・・・・・・・・・・（６）力る範囲制限が生ず
る。すなわち、ａ点を基準電位と考えるならば、０点は
（６）式で示される範囲内であれば変動してもよく、こ
の時にも上記（４）式は成シ立つ。これが螺旋接続回路
の第２の特徴である。
本発明は上記した螺旋接続回路が有する２つの特徴全利
用して、電圧フォロワ回路、レベル５− シフト回路、小信号回路等の各種機能を有するトランジ
スタ螺旋接続回路を提供することを目的とする。
用して、電圧フォロワ回路、レベル５− シフト回路、小信号回路等の各種機能を有するトランジ
スタ螺旋接続回路を提供することを目的とする。
以下、図面を参照して本発明の実施し１１について説明
する。第２図の回路では、前述した第１図の回路のｂ点
を電流値Ｉｌ なる電流源１１を介して正電源子に、ｄ
点を電流値■２なる電流源■２を介して正電源子にそれ
ぞれ接続すると共に、ａ、ｅ点をそれぞれ負電源−に接
続するように回路構成している。この場合にはａ、ｅ点
は同一電位であるので、前述した（２） 、 （３）式
からｂ点、ｄ点の各電位Ｖｂ、ｖｄは等しく、■ｂ＝Ｖ
ｄ＃２Ｖ、Ｅ ・・・・・・・・・・
・（７）と表わすことができる。つまり、ｂ点とｄ点の
電圧は与えられる電流１．、Ｉ２に無関係に等しいので
、第２図に示す２次元螺旋接続回路は電圧フォロワ回路
に適用することかできる。
する。第２図の回路では、前述した第１図の回路のｂ点
を電流値Ｉｌ なる電流源１１を介して正電源子に、ｄ
点を電流値■２なる電流源■２を介して正電源子にそれ
ぞれ接続すると共に、ａ、ｅ点をそれぞれ負電源−に接
続するように回路構成している。この場合にはａ、ｅ点
は同一電位であるので、前述した（２） 、 （３）式
からｂ点、ｄ点の各電位Ｖｂ、ｖｄは等しく、■ｂ＝Ｖ
ｄ＃２Ｖ、Ｅ ・・・・・・・・・・
・（７）と表わすことができる。つまり、ｂ点とｄ点の
電圧は与えられる電流１．、Ｉ２に無関係に等しいので
、第２図に示す２次元螺旋接続回路は電圧フォロワ回路
に適用することかできる。
ここで、上記４つのトランジスタＱｌｌ ＋ Ｑｌｚ
ｒＱ２１ ＋ Ｑ２２がそれぞれ異なるエミッタ面積Ａ
目。
ｒＱ２１ ＋ Ｑ２２がそれぞれ異なるエミッタ面積Ａ
目。
Ａ１２ ＋ Ａ２１ ＋ Ａ２２を有する場合には、ｂ
点とｄ６− １よ 点との開に電圧差Ｖｂｄを生じ、この□電圧差ＶｂｒＶ
ｂｄ””Ｖｂ ｖｄ ＝ ”ＢＥ（Ｑｌｌ ）＋ＶＢＥ（Ｑｌｌ ） ”Ｂ
Ｅ（Ｑ１２斤−”ＢＥ（Ｑ２． ）で表わすことができ
る。つまり、（８）式よりｂ−ｄ点間の電圧ｖｂａは、
流れる電流とは無関係にトランジスタの各エミッタ面積
で決まることがわかる。
点とｄ６− １よ 点との開に電圧差Ｖｂｄを生じ、この□電圧差ＶｂｒＶ
ｂｄ””Ｖｂ ｖｄ ＝ ”ＢＥ（Ｑｌｌ ）＋ＶＢＥ（Ｑｌｌ ） ”Ｂ
Ｅ（Ｑ１２斤−”ＢＥ（Ｑ２． ）で表わすことができ
る。つまり、（８）式よりｂ−ｄ点間の電圧ｖｂａは、
流れる電流とは無関係にトランジスタの各エミッタ面積
で決まることがわかる。
１だ、この２次元螺旋接続回路は、第３図に示すように
トラジスタＱ２□のペースをトランジスタＱ１２のコレ
クタに接続することなしに このペースに入力信号を加
えるようにしても良い。
トラジスタＱ２□のペースをトランジスタＱ１２のコレ
クタに接続することなしに このペースに入力信号を加
えるようにしても良い。
第４図は３次元の螺旋接続回路を示している。
すなわち、この回路は ３本の主要電流路Ｌ１゜Ｌ２
・Ｌ３間にトランジスタＱ１１””ＱｌＢ・Ｑ２１〜Ｑ
２３ ｒ Ｑ３１〜Ｑｓｓをたすき捌は接続して構成し
ている。これは、トランジスタＱｌｌのペースをトラン
ジスタＱ２１のコレクタに、トランジスタＱｚ＋のペー
スをトランジスタＱｓ＋のコレクタに、トランジスタＱ
３１のペースをトランジスタＱｌｌのコレクタにそれぞ
れ接続し、トランジスタＱ１ｚ ＋ Ｑ２□、Ｑ３２及
びトランジスタＱ１３．Ｑ２３１ＱＢ３についても同様
な接続とする。この回路では、電流ｌ１−Ｉ３を任意の
変数として動作するので３次元螺旋接続回路と呼んでい
る。ここで、全てに同一寸法のトランジスタを使用した
場合には、ｂ−ａ 、 ｄ−ｃ 、 ｆ−ｅ点間の電圧
差■ｂｊＬ、ｖｄｃ、■ｆ、は前述の２次元回路と同様
に等しくなり、次のように表わすことができる。
・Ｌ３間にトランジスタＱ１１””ＱｌＢ・Ｑ２１〜Ｑ
２３ ｒ Ｑ３１〜Ｑｓｓをたすき捌は接続して構成し
ている。これは、トランジスタＱｌｌのペースをトラン
ジスタＱ２１のコレクタに、トランジスタＱｚ＋のペー
スをトランジスタＱｓ＋のコレクタに、トランジスタＱ
３１のペースをトランジスタＱｌｌのコレクタにそれぞ
れ接続し、トランジスタＱ１ｚ ＋ Ｑ２□、Ｑ３２及
びトランジスタＱ１３．Ｑ２３１ＱＢ３についても同様
な接続とする。この回路では、電流ｌ１−Ｉ３を任意の
変数として動作するので３次元螺旋接続回路と呼んでい
る。ここで、全てに同一寸法のトランジスタを使用した
場合には、ｂ−ａ 、 ｄ−ｃ 、 ｆ−ｅ点間の電圧
差■ｂｊＬ、ｖｄｃ、■ｆ、は前述の２次元回路と同様
に等しくなり、次のように表わすことができる。
ｖｂａ−ＶＢＦ、（Ｑｔｔ ）＋ＶＢＩＩ（Ｑｌｌ ）
＋ＶＢＥ（ＱｌＢ ）■ｄａ −ＶＢＥ（Ｑ２１ ）
＋Ｖｎａ（Ｑｓｚ ）＋ｖＢＥ（ＱｌＢ ）Ｖｆｅ ＝
ＶＢＥ（Ｑ３１ ） ＋ｖＢｒ、（Ｑｔｚ ）＋ＶＢＢ
（９２ｇ ）ｖｂａ ＝Ｖｄｃ ＝”ｆ ｅ 上記（９）式は覧１流１１ 、Ｉ２ 、Ｉ３の任意の値
で成り立つ。つまり、第４図の回路はレベルシフト回路
として適用できるととになる。
＋ＶＢＥ（ＱｌＢ ）■ｄａ −ＶＢＥ（Ｑ２１ ）
＋Ｖｎａ（Ｑｓｚ ）＋ｖＢＥ（ＱｌＢ ）Ｖｆｅ ＝
ＶＢＥ（Ｑ３１ ） ＋ｖＢｒ、（Ｑｔｚ ）＋ＶＢＢ
（９２ｇ ）ｖｂａ ＝Ｖｄｃ ＝”ｆ ｅ 上記（９）式は覧１流１１ 、Ｉ２ 、Ｉ３の任意の値
で成り立つ。つまり、第４図の回路はレベルシフト回路
として適用できるととになる。
前述同様、ａ点の電位を零としてこれを基準にした場合
、第４図の回路が動作するだめのＣ２ｅ点の条件を求め
てみる。まず、０点の電圧をΔτ８．０点の電圧を△ｖ
２とすると、各トランジスタのコレクタ・エミッタ間電
圧ＶＣＥは次式で示される。
、第４図の回路が動作するだめのＣ２ｅ点の条件を求め
てみる。まず、０点の電圧をΔτ８．０点の電圧を△ｖ
２とすると、各トランジスタのコレクタ・エミッタ間電
圧ＶＣＥは次式で示される。
・・・・・・・・・・・・０１
上Ｆ（Ｉｎ式の各トランジスタのコレクタ・エミッタ間
’￥ｉ３ ［ＶＣＦ、が正であれば回路は動作する。
’￥ｉ３ ［ＶＣＦ、が正であれば回路は動作する。
この詩、下記α９式に示すような電圧制限が生ずる。
上１０１）式の電圧条件を第５図に示す。斜線部が回路
の動作領域に相当する。この第５図からま９− た第４図の回路は小信号回路にも適用できることがわか
る。
の動作領域に相当する。この第５図からま９− た第４図の回路は小信号回路にも適用できることがわか
る。
第６図は２次元回路の時と同様、き￥４図の回路のす、
ｄ、ｆ点をそれぞれ電流源Ｉ、、Ｉ２゜Ｉ３を介して正
電源−トに接続し、ａ、ｅ、０点をそれぞれ負電源−に
接続した回路構成としている。との回路において、９個
のトランジスタＱｌｌゝＱｔ３ 、Ｑ２１ ＋Ｑｚ３
＋ Ｑ３１ ゝＱｓ＋の名工ミッタ面積をそれぞれＡｌ
ｌ〜ＡＩ！ 、Ａ２１〜Ａ２３．Ａ３ｔ〜Ａ３３とする
と、ｂ、ｄ、ｆ点間の電圧差Ｖｂｄ 。
ｄ、ｆ点をそれぞれ電流源Ｉ、、Ｉ２゜Ｉ３を介して正
電源−トに接続し、ａ、ｅ、０点をそれぞれ負電源−に
接続した回路構成としている。との回路において、９個
のトランジスタＱｌｌゝＱｔ３ 、Ｑ２１ ＋Ｑｚ３
＋ Ｑ３１ ゝＱｓ＋の名工ミッタ面積をそれぞれＡｌ
ｌ〜ＡＩ！ 、Ａ２１〜Ａ２３．Ａ３ｔ〜Ａ３３とする
と、ｂ、ｄ、ｆ点間の電圧差Ｖｂｄ 。
Ｖｄｆ 、Ｖｆｂは次式で示される。
１０−
上記α→式から各す、ｄ、ｆ点間の電圧差■ｂｄ。
ｖｄｆ、ｖｆｂは電流Ｉ、 〜Ｉ３に関係なく各トラン
ジスタのエミッタ面積のみで決脣ることになる。ここで
、９個のトランジスタの各エミッタ面積が全て等しい場
合には、上記０→式はＶｂｄ ＝ Ｖｄｆ ”＝ Ｖｆ
ｂ ”” Ｏ・・・・・・・・・・・・に）となる。つ
まり、同一寸法のトランジスタを全て用いた回路ではす
、ｄ、ｆの各点の電圧Ｖｂ。
ジスタのエミッタ面積のみで決脣ることになる。ここで
、９個のトランジスタの各エミッタ面積が全て等しい場
合には、上記０→式はＶｂｄ ＝ Ｖｄｆ ”＝ Ｖｆ
ｂ ”” Ｏ・・・・・・・・・・・・に）となる。つ
まり、同一寸法のトランジスタを全て用いた回路ではす
、ｄ、ｆの各点の電圧Ｖｂ。
ｖｄ、ｖｆは等しく、［：”ａ＝ｖａ＝Ｖｆ＃３Ｖａｇ
：］となる。
：］となる。
この３次元螺旋螺旋上第７図〜第１０図のような回路＠
銭にしてもよい。すなわち、第７図Ｆｉ３次元螺旋接続
回路の最も単純な形の回路を示しており、トランジスタ
ＱｒｔのペースをトランジスタＱ２Ｌのコレクタに、ト
ランジスタＱ２１のペースをトランジスタＱａｌのコレ
クタに、トランジスタＱ３１のペースヲトランジスタＱ
ｔｔのコレクタにそれぞれ接続するようにしている。
銭にしてもよい。すなわち、第７図Ｆｉ３次元螺旋接続
回路の最も単純な形の回路を示しており、トランジスタ
ＱｒｔのペースをトランジスタＱ２Ｌのコレクタに、ト
ランジスタＱ２１のペースをトランジスタＱａｌのコレ
クタに、トランジスタＱ３１のペースヲトランジスタＱ
ｔｔのコレクタにそれぞれ接続するようにしている。
また、第８図の回路では、第４図の回路のトランジスタ
ＱＩ３ ＋ Ｑ２３ ＋ Ｑａｓ ｒ Ｑ３２を除去し
為 トランジスタＱ２２のペースに入力信号を供給する
回路構成としており、また第９図の回路では、第４図の
回路のトランジスタＱ＋ｓ 、Ｑ２３ 、Ｑｎ３ 全除
去すると共に、トランジスタＱｘｚ ＋ Ｑｎ２ ＋
（ｈｚのそれぞれのペースに異なる入力信号を供給する
回路構成としている。さらに、第１０図では、トランジ
スタＱｌｓ ＋ Ｑ２３ ｒ Ｑｎ３のペースに異なる
入力信号を供給する回路構成としている。このような回
路においても、入力信号の制御による電流■１〜■３の
変化とは無関係に前述した電圧関係式が成立する。
ＱＩ３ ＋ Ｑ２３ ＋ Ｑａｓ ｒ Ｑ３２を除去し
為 トランジスタＱ２２のペースに入力信号を供給する
回路構成としており、また第９図の回路では、第４図の
回路のトランジスタＱ＋ｓ 、Ｑ２３ 、Ｑｎ３ 全除
去すると共に、トランジスタＱｘｚ ＋ Ｑｎ２ ＋
（ｈｚのそれぞれのペースに異なる入力信号を供給する
回路構成としている。さらに、第１０図では、トランジ
スタＱｌｓ ＋ Ｑ２３ ｒ Ｑｎ３のペースに異なる
入力信号を供給する回路構成としている。このような回
路においても、入力信号の制御による電流■１〜■３の
変化とは無関係に前述した電圧関係式が成立する。
第１１図は４つの電流１１〜Ｉ４を任意の変数として動
作する４次元螺旋接続回路を示している。この回路は、
４本の主要電流路Ｌ！〜Ｌ４間にトランジスタＱ■〜Ｑ
目ｒ Ｑ ２１−Ｑ ２４ ＋Ｑｓ亘〜Ｑ３４ ＋ Ｑ
４１〜Ｑ４４をたすき掛は接続して構成している。これ
は、トランジスタＱｌｌのペースをトランジスタＱｚ１
のコレクタに、トランジスタＱ２１のペースヲトランジ
スタＱ３１のコレクタに、トランジスタＱ８１のペース
をトランジスタＱ４１のコレクタに、トランジスタＱ４
１のペースをトランジスタＱｌｌのコレクタにそれぞれ
接続し、トランジスタＱ１２〜Ｑ４２、トランジスタｑ
ｔｓ〜Ｑ４ｍ、トランジスタＱ１４〜Ｑ４４についても
同様な接続とする。
作する４次元螺旋接続回路を示している。この回路は、
４本の主要電流路Ｌ！〜Ｌ４間にトランジスタＱ■〜Ｑ
目ｒ Ｑ ２１−Ｑ ２４ ＋Ｑｓ亘〜Ｑ３４ ＋ Ｑ
４１〜Ｑ４４をたすき掛は接続して構成している。これ
は、トランジスタＱｌｌのペースをトランジスタＱｚ１
のコレクタに、トランジスタＱ２１のペースヲトランジ
スタＱ３１のコレクタに、トランジスタＱ８１のペース
をトランジスタＱ４１のコレクタに、トランジスタＱ４
１のペースをトランジスタＱｌｌのコレクタにそれぞれ
接続し、トランジスタＱ１２〜Ｑ４２、トランジスタｑ
ｔｓ〜Ｑ４ｍ、トランジスタＱ１４〜Ｑ４４についても
同様な接続とする。
ここで、全てに同一寸法のトランジスタを使用した場合
には、ｂ ａ ｒ ｄ ｃ ＋ ｆ ｅ ＊ ｈ
−ｇ点間のそれぞれの電圧差Ｖｂａ、 Ｖｄ、 、 Ｖ
ｆ、 。
には、ｂ ａ ｒ ｄ ｃ ＋ ｆ ｅ ＊ ｈ
−ｇ点間のそれぞれの電圧差Ｖｂａ、 Ｖｄ、 、 Ｖ
ｆ、 。
ｖｈｇは前述の２次元、３次元回路と同様等しくなり、
次のように表わすことができる。
次のように表わすことができる。
”ｂａ ＝”ＢＥ （Ｑｔ １）＋ＶＢＥ（Ｑｎ２ ）
＋ＶＢＫ （Ｑｎ３ ）＋ＶＢＥ （Ｑ４４ ）”ｄａ
＝”ＢＥ （Ｑｚ １）＋ＶＢｇ （Ｑｎ２ ）＋Ｖ
ＢＥ （Ｑｎ ）＋ＶＢＫ （Ｑｔ４ ）ｖｆｅ ＝”
ｎｗ （Ｑ３１ ）＋ＶＢＥ （Ｑ４２ ）＋ＶＢＥ
（Ｑｔ ｓ ）＋Ｖｎｔ （Ｑ２４ ）ｖｈｇ ：ＶＢ
Ｅ （Ｑ４ ｌ）＋Ｖｎｇ （Ｑｔ ２ ）＋Ｖｎｇ
（Ｑ２３ ）＋Ｖｎｇ （Ｑｓ ４ ）ｖｂａ ＝ｖｄ
ａ ＝ ｖｆｅ ＝ ”ｈｇ１３− 上記α◆式は各トランジスタのペース電流は無視できる
ものとしており、電流工１ ＋工２ 、Ｉ３＋Ｉ４の任
意の値で成り立つ。
＋ＶＢＫ （Ｑｎ３ ）＋ＶＢＥ （Ｑ４４ ）”ｄａ
＝”ＢＥ （Ｑｚ １）＋ＶＢｇ （Ｑｎ２ ）＋Ｖ
ＢＥ （Ｑｎ ）＋ＶＢＫ （Ｑｔ４ ）ｖｆｅ ＝”
ｎｗ （Ｑ３１ ）＋ＶＢＥ （Ｑ４２ ）＋ＶＢＥ
（Ｑｔ ｓ ）＋Ｖｎｔ （Ｑ２４ ）ｖｈｇ ：ＶＢ
Ｅ （Ｑ４ ｌ）＋Ｖｎｇ （Ｑｔ ２ ）＋Ｖｎｇ
（Ｑ２３ ）＋Ｖｎｇ （Ｑｓ ４ ）ｖｂａ ＝ｖｄ
ａ ＝ ｖｆｅ ＝ ”ｈｇ１３− 上記α◆式は各トランジスタのペース電流は無視できる
ものとしており、電流工１ ＋工２ 、Ｉ３＋Ｉ４の任
意の値で成り立つ。
次に、前述同様にａ点の電位を零とし、これを基準にし
た場合に第１１図の回路が動作するためのｃ、ｓ、ｆ点
の条件を求めてみる。まず、０点の電圧を△τ・１．６
点の電圧を△ｖ２、ｆ点の電圧をΔυ３とすると、各ト
ランジスタのコレクタ・エミッタ間電圧ＶＣＥは次式で
求めることができる。なお、これら各トランジスタのＶ
ＣＢは回路配設位置でマ） ＩＪクス的に表示するもの
とする。すなわち、 の順に表示している。
た場合に第１１図の回路が動作するためのｃ、ｓ、ｆ点
の条件を求めてみる。まず、０点の電圧を△τ・１．６
点の電圧を△ｖ２、ｆ点の電圧をΔυ３とすると、各ト
ランジスタのコレクタ・エミッタ間電圧ＶＣＥは次式で
求めることができる。なお、これら各トランジスタのＶ
ＣＢは回路配設位置でマ） ＩＪクス的に表示するもの
とする。すなわち、 の順に表示している。
１４−
・・・・・・・・・・・・α時
上記００式において、各トランジスタのコレクタ・エミ
ッタ間電圧ＶＣＥが正であれば回路は動作する。この時
、下記α時式に示すような電圧制限が生ずる。
ッタ間電圧ＶＣＥが正であれば回路は動作する。この時
、下記α時式に示すような電圧制限が生ずる。
上記（１・式で示される省電圧△ｖ１〜Δτ３の制限を
わかり易い形に直してみる。すなわち、ｂ点の電圧△１
＋１の境界条件に沿って説明する。
わかり易い形に直してみる。すなわち、ｂ点の電圧△１
＋１の境界条件に沿って説明する。
（ｌ ） △ｖｌＦ ＶＢ Ｈの場合、（１１）△τ１
−０の場合、 （Ｉｌ＋ ）△υ１−−■ＢＩ８の場合、（ｌｖ）△′
ｕｌ＝−２ＶＢＥの場合、（ｖ） △ｔ＋＋ ” ３
ＶＢＥの場合（動作限界点）、上記（１）〜（Ｖ）で
求めた動作領域をそれぞれ第１２図（８）〜（ｅ）に示
す。斜線部が動作領域に相当する。
−０の場合、 （Ｉｌ＋ ）△υ１−−■ＢＩ８の場合、（ｌｖ）△′
ｕｌ＝−２ＶＢＥの場合、（ｖ） △ｔ＋＋ ” ３
ＶＢＥの場合（動作限界点）、上記（１）〜（Ｖ）で
求めた動作領域をそれぞれ第１２図（８）〜（ｅ）に示
す。斜線部が動作領域に相当する。
上記（ｖ）の場合から各電圧は△φｔ＝−３Ｖ。、△ｖ
２＝−２ｖＢＥ、△？＋３；−ｖＢＥが限界であるので
、３点は０■、０点は−３”ＢＥ、６点は２ＶＢＥ、ｇ
点は−ＶＢＥが回路動作の下限となる。
２＝−２ｖＢＥ、△？＋３；−ｖＢＥが限界であるので
、３点は０■、０点は−３”ＢＥ、６点は２ＶＢＥ、ｇ
点は−ＶＢＥが回路動作の下限となる。
第１３図は２次元、３次元回路と同様、第１１図の回路
のす、ｄ、ｆ、ｂ点をそれぞれ電流源ＩＩ 、Ｉｓ ＋
Ｉｓ ＋”４を介して正電源子に接続し、ａ、ｅ、１１
．ｇ点をそれぞれ負電源−に接続した回路構成としてい
る。この回路において、１６個のトランジスタＱｌｔ−
Ｑ１４１ Ｑ２１〜Ｑ２４゜Ｑ３１〜Ｑ３４・Ｑ４１〜
Ｑ４４の各１ミッタ面積をそれぞれＡＩｌ〜Ａ１４・Ａ
２１〜Ａ２４ ＊ Ａ３１〜Ａ３４・Ａ４１〜Ａ４４と
すると、ｂ、ｄ、ｆ、ｈ点間の電圧差ｖｂｄ、ｖｄｆ、
■ｆｈ、ｖｈｂは前述同様次式で表わすことができる。
のす、ｄ、ｆ、ｂ点をそれぞれ電流源ＩＩ 、Ｉｓ ＋
Ｉｓ ＋”４を介して正電源子に接続し、ａ、ｅ、１１
．ｇ点をそれぞれ負電源−に接続した回路構成としてい
る。この回路において、１６個のトランジスタＱｌｔ−
Ｑ１４１ Ｑ２１〜Ｑ２４゜Ｑ３１〜Ｑ３４・Ｑ４１〜
Ｑ４４の各１ミッタ面積をそれぞれＡＩｌ〜Ａ１４・Ａ
２１〜Ａ２４ ＊ Ａ３１〜Ａ３４・Ａ４１〜Ａ４４と
すると、ｂ、ｄ、ｆ、ｈ点間の電圧差ｖｂｄ、ｖｄｆ、
■ｆｈ、ｖｈｂは前述同様次式で表わすことができる。
１７−
上記（イ）式で示されるように、隣り合う各点間の電圧
差はエミッタ面積で決められることになる。
差はエミッタ面積で決められることになる。
ここで、１６個のトランジスタのエミッタ面積が全て等
しい場合には各点間の電圧差は等しく零となる。
しい場合には各点間の電圧差は等しく零となる。
Ｖｂｄ ””Ｖｄｆ ：Ｖ ｆｈ ：Ｖｈｂ ”” ０
°−°−°−゛°゛（１この場合、ｂ、ｄ
、ｆ、ｈ（７）各点の電圧ｖｂ、Ｖｄ 。
°−°−°−゛°゛（１この場合、ｂ、ｄ
、ｆ、ｈ（７）各点の電圧ｖｂ、Ｖｄ 。
Ｖｆ 、 ｖｈは等しく、
■ｂ＝ｖｄ＝ｖｆ−ｖｈ−４ＶＢ。
となる。
この４次元螺旋接続回路は第１４図〜第１７図のような
回路構成にしてもよい。すなわち、第１４図は４次元螺
旋接続回路の最も単純な形の回路を示しており、トラン
ジスタＱｌｌのペースをトランジスタＱ２１のコレクタ
に、）ランジスタＱ２１のペースをトランジスタＱｓｔ
のコレクタに、トランジスタＱ３１のペースをトランジ
スタＱ４１のコレクタに、トランジスタＱ４１のぺ一１
８− スをトランジスタＱｌｌのコレクタにそれぞれ接続する
ようにしている。寸だ、第１５図の回路では、前記第１
１図の回路のトランジスタＱ１３Ｑ＋４ ・Ｑ２３
・Ｑ２４ ・Ｑ３２〜Ｑ３４ ・Ｑ４２〜Ｑ４４
を除去し、トランジスタＱ２□のペースに入力信号を供
給する回路構成としており、また第１６図の回路では、
第１１図の回路のトランジスタＱ＋３＋Ｑ１４ １Ｑ２
３ 、Ｑ２４ ＩＱｓｓ 、Ｑｓ＜ 、Ｑ４３
１Ｑ４４を除去すると共にトランジスタＱ１ｚ １Ｑ
２２ ＋Ｑｓａ １Ｑ４２のペースに異なる入力信号を
供給する回路構成としている。さらに、第１７図では、
トランジスタＱ１４ 、Ｑ２４ ＋Ｑ３４１Ｑ４４のペ
ースに異なる入力信号を供給する回路構成としている。
回路構成にしてもよい。すなわち、第１４図は４次元螺
旋接続回路の最も単純な形の回路を示しており、トラン
ジスタＱｌｌのペースをトランジスタＱ２１のコレクタ
に、）ランジスタＱ２１のペースをトランジスタＱｓｔ
のコレクタに、トランジスタＱ３１のペースをトランジ
スタＱ４１のコレクタに、トランジスタＱ４１のぺ一１
８− スをトランジスタＱｌｌのコレクタにそれぞれ接続する
ようにしている。寸だ、第１５図の回路では、前記第１
１図の回路のトランジスタＱ１３Ｑ＋４ ・Ｑ２３
・Ｑ２４ ・Ｑ３２〜Ｑ３４ ・Ｑ４２〜Ｑ４４
を除去し、トランジスタＱ２□のペースに入力信号を供
給する回路構成としており、また第１６図の回路では、
第１１図の回路のトランジスタＱ＋３＋Ｑ１４ １Ｑ２
３ 、Ｑ２４ ＩＱｓｓ 、Ｑｓ＜ 、Ｑ４３
１Ｑ４４を除去すると共にトランジスタＱ１ｚ １Ｑ
２２ ＋Ｑｓａ １Ｑ４２のペースに異なる入力信号を
供給する回路構成としている。さらに、第１７図では、
トランジスタＱ１４ 、Ｑ２４ ＋Ｑ３４１Ｑ４４のペ
ースに異なる入力信号を供給する回路構成としている。
このような回路においても、入力信号の制御による電流
■１〜工。の変化とは無関係に前述した電圧関係式が成
立する。
■１〜工。の変化とは無関係に前述した電圧関係式が成
立する。
前述した２、３．４次元螺旋接続回路は多次元回路に拡
張できる。すなわち、複数の主要電流路Ｌ１〜Ｌｎ間に
複数個のトランジスタを行列のマトリクス状に配置し、
行トランノスタをそれぞれたすき掛は接続する回路構成
とする。まず、第１８図では、トランジスタＱ１１のペ
ースをトランジスタＱ２１のコレクタに、トランジスタ
Ｑ２１のペースをトランジスタＱａｔのコレクタに、・
・・・・・・・・トランジスタＱｍｌのペースをトラン
ジスタＱ旧のコレクタに、トランジスタＱｎｌのペース
をトランジスタ（ｈｔのコレクタにそれぞれ接続する回
路構成としている。また、第１９図では、上記第１８図
の回路にトランジスタＱ１２゜（ｈｚを追加接続して、
このトランジスタＱ２□のペースに入力信号を供給する
ような回路構成としている。１だ、第２０図の回路では
、上記第１８図の回路に２段目トランジスタ群Ｑｔａ、
Ｑ２ｚ ｌＱ３□・・・Ｑｍｚ ＋ Ｑｎｚを追加接続
し、これらのトランジスタのペースに異なる入力信号を
供給する回路構成としている。さらに、第２１図の回路
では、主要電流ｕ Ｌ １〜Ｌｎ間に前述同様トランジ
７りＱｔｔ ″Ｑｔ ｎ ＋ Ｑｌｔ ＋′Ｑｚｎ Ｉ
Ｑｓｓ ′＋＋Ｑａｎ ｔ−ｒＱｍ！〜Ｑｍｎ、Ｑｎ１
〜Ｑｎｎを接続し、トランジスタＱ＋ｎ−ＱＨＨの各ペ
ースに異なる入力信号を供給する回路構成としている。
張できる。すなわち、複数の主要電流路Ｌ１〜Ｌｎ間に
複数個のトランジスタを行列のマトリクス状に配置し、
行トランノスタをそれぞれたすき掛は接続する回路構成
とする。まず、第１８図では、トランジスタＱ１１のペ
ースをトランジスタＱ２１のコレクタに、トランジスタ
Ｑ２１のペースをトランジスタＱａｔのコレクタに、・
・・・・・・・・トランジスタＱｍｌのペースをトラン
ジスタＱ旧のコレクタに、トランジスタＱｎｌのペース
をトランジスタ（ｈｔのコレクタにそれぞれ接続する回
路構成としている。また、第１９図では、上記第１８図
の回路にトランジスタＱ１２゜（ｈｚを追加接続して、
このトランジスタＱ２□のペースに入力信号を供給する
ような回路構成としている。１だ、第２０図の回路では
、上記第１８図の回路に２段目トランジスタ群Ｑｔａ、
Ｑ２ｚ ｌＱ３□・・・Ｑｍｚ ＋ Ｑｎｚを追加接続
し、これらのトランジスタのペースに異なる入力信号を
供給する回路構成としている。さらに、第２１図の回路
では、主要電流ｕ Ｌ １〜Ｌｎ間に前述同様トランジ
７りＱｔｔ ″Ｑｔ ｎ ＋ Ｑｌｔ ＋′Ｑｚｎ Ｉ
Ｑｓｓ ′＋＋Ｑａｎ ｔ−ｒＱｍ！〜Ｑｍｎ、Ｑｎ１
〜Ｑｎｎを接続し、トランジスタＱ＋ｎ−ＱＨＨの各ペ
ースに異なる入力信号を供給する回路構成としている。
このような多次元螺旋接続回路においても前述同様の動
作と効果を有するものである。
作と効果を有するものである。
以上説明したように本発明によれば、複数の隣り合う主
要電流路間にマトリクス状の少なくとも１行に複数個の
トランジスタをたすき掛は接続し、上記主要電流路の初
段性トランジスタと終段行トランジスタとの間の行間電
圧は電流路に供給される複数の任意変数としての電流と
は無関係に等しく、前記隣接する各電流路間の電圧差は
上記各トランジスタのエミッタ面積にて決まるような回
路構成としているので、電圧フォロワ回路、レベルシフ
ト回路、小信号回路等の各種機能を有するトランジスタ
螺旋接続回路が提供できる。
要電流路間にマトリクス状の少なくとも１行に複数個の
トランジスタをたすき掛は接続し、上記主要電流路の初
段性トランジスタと終段行トランジスタとの間の行間電
圧は電流路に供給される複数の任意変数としての電流と
は無関係に等しく、前記隣接する各電流路間の電圧差は
上記各トランジスタのエミッタ面積にて決まるような回
路構成としているので、電圧フォロワ回路、レベルシフ
ト回路、小信号回路等の各種機能を有するトランジスタ
螺旋接続回路が提供できる。
第１図は一般的な２次元螺旋接続回路の回路構成図、第
２図及び第３図は本発明の一実施例に係る２次元螺旋接
続回路の構成図、第４図および第６図〜第１０図は本発
明の他の実施例に２１− 係る３次元螺旋接続回路の構成図、第５図は第４図の回
路の動作領域を示す図、第１１図および第１３図〜第１
７図は本発明のさらに他の実施例に係る４次元螺旋接続
回路の構成図、第１２図は第１１図の回路の動作領域を
示す図、第１８図〜第２１図は本発明のさらに他の実施
例に係る多次元螺旋接続回路の拘“成因である。 Ｑｌｔ 〜Ｑ１４１ Ｑｔｎ −Ｑｌｔ −Ｑ２４１
Ｃ）ｚｔｚＱａ＋ 〜Ｑ３４ ｒ ｑ３ｎ＋ Ｑｔｔ
ゝＱ４４１ Ｑ４ｏｌＱｍ１−Ｑｍｎ＋Ｑｔｕ〜Ｑｎｎ
・・・トランジスタ、Ｌ！〜Ｌｎ・・・主要電流路、１
１〜Ｉｎ・・・供給電流、８〜ｇ・・・各節点、■１〜
工、・・・電流源。 出願人代理人 弁理士 鈴 江 武 彦２２− 第１図 第“２図 十
２図及び第３図は本発明の一実施例に係る２次元螺旋接
続回路の構成図、第４図および第６図〜第１０図は本発
明の他の実施例に２１− 係る３次元螺旋接続回路の構成図、第５図は第４図の回
路の動作領域を示す図、第１１図および第１３図〜第１
７図は本発明のさらに他の実施例に係る４次元螺旋接続
回路の構成図、第１２図は第１１図の回路の動作領域を
示す図、第１８図〜第２１図は本発明のさらに他の実施
例に係る多次元螺旋接続回路の拘“成因である。 Ｑｌｔ 〜Ｑ１４１ Ｑｔｎ −Ｑｌｔ −Ｑ２４１
Ｃ）ｚｔｚＱａ＋ 〜Ｑ３４ ｒ ｑ３ｎ＋ Ｑｔｔ
ゝＱ４４１ Ｑ４ｏｌＱｍ１−Ｑｍｎ＋Ｑｔｕ〜Ｑｎｎ
・・・トランジスタ、Ｌ！〜Ｌｎ・・・主要電流路、１
１〜Ｉｎ・・・供給電流、８〜ｇ・・・各節点、■１〜
工、・・・電流源。 出願人代理人 弁理士 鈴 江 武 彦２２− 第１図 第“２図 十
Claims (3)
- （１）異なる亀、流が供給される複数の主要電流路間そ
れぞれ複数段のトランジスタのコレクタ・エミッタ間を
直列に挿入すると共に、各トランジスタのペースを順次
具なる前記主要電流路の対応する段のトランジスタのコ
レクタに接続してなり、前記各主要電流路の直列トラン
ジスタの両端間電圧は前記電流に無関係に等しく、前記
トランジスタが相互接続される各主要電流路間の電圧差
は上記各トランジスタのエミッタ面積にて決められるこ
とを特徴とするトランジスタ螺旋接続回路。 - （２）前記各トランジスタは同一寸法の同じエミッタ面
積を有し、前記トランジスタが相互接続される各主要電
流路間の電圧を前記電流とは無関係に等しくしたことを
特徴とする特許請求の範囲第１項記載のトランジスタ螺
旋接続回路。 - （３）前記主要電流路は３本であり、第１の主要電流路
には３個のトランジスタＱ＋ｔ ｒ Ｑｔ□。 Ｑｌｓが直列接続され、棺２の主要電流路には３個のト
ランジスタＱｚｔ ＋ （ｈｚ ＋ Ｑ２３が直列接続
され、第３の主要電流路には２個のトランジスタＱｓｌ
＋ Ｑ３２が直列接続され、上記トランジスタＱ１１の
ペースがトランジスタＱ２１のコレクタに接続され、こ
のトランジスタ（ｂｘのペースがトランジスタＱ３１の
コレクタに接続され、このトランジスタＱｓｚのペース
が前記トランジスタＱｌｌのコレクタに接続され、トラ
ンジスタＱ１□のペースがトランジスタＱ２２のコレク
タに接１１？され、このトランジスタＱ２２のペースが
トランジスタＱ８２のコレクタに接続され、このトラン
ジスタのペースが前記トランジスタＱ１２のペースに接
続されてなることを特徴とする特許請求の範囲第１項記
載のトランジスタ螺旋接続回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151273A JPS5853208A (ja) | 1981-09-24 | 1981-09-24 | トランジスタ螺旋接続回路 |
| US06/422,097 US4479086A (en) | 1981-09-24 | 1982-09-23 | Transistor circuit |
| DE19823235482 DE3235482A1 (de) | 1981-09-24 | 1982-09-24 | Transistorschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151273A JPS5853208A (ja) | 1981-09-24 | 1981-09-24 | トランジスタ螺旋接続回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5853208A true JPS5853208A (ja) | 1983-03-29 |
| JPS6257127B2 JPS6257127B2 (ja) | 1987-11-30 |
Family
ID=15515061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56151273A Granted JPS5853208A (ja) | 1981-09-24 | 1981-09-24 | トランジスタ螺旋接続回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5853208A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6199712U (ja) * | 1984-12-04 | 1986-06-26 |
-
1981
- 1981-09-24 JP JP56151273A patent/JPS5853208A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6199712U (ja) * | 1984-12-04 | 1986-06-26 | ||
| JPS645124Y2 (ja) * | 1984-12-04 | 1989-02-09 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6257127B2 (ja) | 1987-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4588941A (en) | Cascode CMOS bandgap reference | |
| US4264873A (en) | Differential amplification circuit | |
| US4475077A (en) | Current control circuit | |
| US3469112A (en) | Storage circuit utilizing differential amplifier stages | |
| US4066914A (en) | Electrically variable impedance circuits | |
| EP0910164B1 (en) | Improved differential amplifier constituted of bipolar transistors | |
| US3878471A (en) | Stabilization of quiescent collector potential of current-mode biased transistors | |
| US3867685A (en) | Fractional current supply | |
| US5164658A (en) | Current transfer circuit | |
| JPS5853208A (ja) | トランジスタ螺旋接続回路 | |
| JPH044606A (ja) | ヒステリシスコンパレータ | |
| US4249123A (en) | Temperature compensated reference voltage regulator | |
| JPS59191629A (ja) | 定電流回路 | |
| JP2694767B2 (ja) | 積分器 | |
| JP3074888B2 (ja) | 半導体集積回路 | |
| JP2693501B2 (ja) | 差動増幅回路 | |
| JPH0476714A (ja) | 定電圧発生回路 | |
| US4596960A (en) | Current mirror circuit | |
| JPS594305A (ja) | カレントミラ−回路 | |
| JPS63173107A (ja) | 定電流回路 | |
| JPS58123214A (ja) | 制御回路 | |
| JPS60143010A (ja) | 電圧電流変換回路 | |
| JPH0770974B2 (ja) | 比較回路 | |
| JPH0716210U (ja) | 基準電圧源回路 | |
| JPH02188010A (ja) | 差動増幅器 |