JPS6255996A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPS6255996A JPS6255996A JP19700685A JP19700685A JPS6255996A JP S6255996 A JPS6255996 A JP S6255996A JP 19700685 A JP19700685 A JP 19700685A JP 19700685 A JP19700685 A JP 19700685A JP S6255996 A JPS6255996 A JP S6255996A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- lsi chip
- pad
- chip
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子装置などに使用される配線基板に関し、
時にＬＳＩの高密度実装のだめの配線基板に関する。
時にＬＳＩの高密度実装のだめの配線基板に関する。
従来、この踵の配線基板は、第４図に示すように配線基
板１１上のパッド１２に、予備半田したＬＳＩチップ１
４をフェイスダウンで実装する７リツプ・チップ方式が
用いられている（例えば、「機器の性能向上に決め手と
なるＬＳＩの高密度実装」、日経エレクトロニクス、１
９８１年７月２０日号、Ｐ１１８〜１４３）。
板１１上のパッド１２に、予備半田したＬＳＩチップ１
４をフェイスダウンで実装する７リツプ・チップ方式が
用いられている（例えば、「機器の性能向上に決め手と
なるＬＳＩの高密度実装」、日経エレクトロニクス、１
９８１年７月２０日号、Ｐ１１８〜１４３）。
上述した従来の配線基板では、半田付は時にＬＳＩチッ
プは早出の浮力で浮いているために、ＬＳＩチップに予
備半田した各々の半田量が一定でないと、ＬＳＩチップ
が傾くという欠点がある。
プは早出の浮力で浮いているために、ＬＳＩチップに予
備半田した各々の半田量が一定でないと、ＬＳＩチップ
が傾くという欠点がある。
また、ｍ＝を直すためにＬＳＩチップを押さえるとパッ
ド間で半田によりショートを生じるという欠点がある。
ド間で半田によりショートを生じるという欠点がある。
本発明は、集積回路チップを半田付けするためのａ数１
固のパッドを形成した配線基板において、前記パッドの
周囲に設けられ前記集積回路チップが当接するための突
起を含んで構成される。
固のパッドを形成した配線基板において、前記パッドの
周囲に設けられ前記集積回路チップが当接するための突
起を含んで構成される。
次に、本発明について図面を参照して説明する。
第１図および第２図はそれぞれ本発明の−実施例の縦断
面図（ＬＳＩチップ４を搭載）および斜視図（ＬＳＩチ
ップを未搭載）である。配線基板１０表面にはパッド２
と突起３とが設けてあり、ＬＳＩチップ４を７エイスダ
ウンで半田５によりパッド２に電気的に接続するととも
に固定し、半田付は時にＬＳＩチップ４７に押えること
により、ＬＳＩチップ４が突起３と当接して、ＬＳＩチ
ップ４が配線基板１と平行になっている。しかも、突起
３によりＬＳＩチップ４と配、腺基板１の間に一定の隙
間が確保されるので、半田がパッド２の側部にはみ出て
パッド２間にショートを生じるということはない。第１
図、第２図では突起３は格子状配列のパッド２の周囲の
コーナーに設けている。
面図（ＬＳＩチップ４を搭載）および斜視図（ＬＳＩチ
ップを未搭載）である。配線基板１０表面にはパッド２
と突起３とが設けてあり、ＬＳＩチップ４を７エイスダ
ウンで半田５によりパッド２に電気的に接続するととも
に固定し、半田付は時にＬＳＩチップ４７に押えること
により、ＬＳＩチップ４が突起３と当接して、ＬＳＩチ
ップ４が配線基板１と平行になっている。しかも、突起
３によりＬＳＩチップ４と配、腺基板１の間に一定の隙
間が確保されるので、半田がパッド２の側部にはみ出て
パッド２間にショートを生じるということはない。第１
図、第２図では突起３は格子状配列のパッド２の周囲の
コーナーに設けている。
第３図は本発明の第二の実施例の配線基板１′の斜視図
で、突起３′は格子状配列のパッド２の周囲の辺に設け
である。
で、突起３′は格子状配列のパッド２の周囲の辺に設け
である。
突起３，３′はＬＳＩチップ４と接するために、その位
置がＬＳＩチップ４の下に来なければならなく、その材
質は一般に絶縁切が望ましい。しかしながらＬＳＩチッ
プ４の表面が絶縁してあれば導体で形成しても良い。
置がＬＳＩチップ４の下に来なければならなく、その材
質は一般に絶縁切が望ましい。しかしながらＬＳＩチッ
プ４の表面が絶縁してあれば導体で形成しても良い。
以上説明したように本発明は、集積回路チップが接する
突起を配線基板上のパッドの周囲に設けることにより、
半田付は時に集積回路チップを押えて集積回路チップを
配置濠基板に対して平行に容易に取付けることができる
という効果がある。
突起を配線基板上のパッドの周囲に設けることにより、
半田付は時に集積回路チップを押えて集積回路チップを
配置濠基板に対して平行に容易に取付けることができる
という効果がある。
第１図および第２図はそれぞれ本発明の一実施例の縦断
面図（ＬＳＩチップ４を搭載）シよび斜視図、第３図は
本発明の第二の実施例の斜視図、第４図は従来の配線基
板の縦断面図である。 １．１’、ｉｌ・・・・・・配線基板、２．１２・・・
・・・パッド、３，３’・・・・・・突起、４，１４・
−・・・・ＬＳＩチップ、５．１５・・・・・・半田。
面図（ＬＳＩチップ４を搭載）シよび斜視図、第３図は
本発明の第二の実施例の斜視図、第４図は従来の配線基
板の縦断面図である。 １．１’、ｉｌ・・・・・・配線基板、２．１２・・・
・・・パッド、３，３’・・・・・・突起、４，１４・
−・・・・ＬＳＩチップ、５．１５・・・・・・半田。
Claims (1)
- 集積回路チップを半田付けするための複数個のパッド
を形成した配線基板において、前記パッドの周囲に設け
られ前記集積回路チップが当接するための突起を含むこ
とを特徴とする配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19700685A JPS6255996A (ja) | 1985-09-05 | 1985-09-05 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19700685A JPS6255996A (ja) | 1985-09-05 | 1985-09-05 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6255996A true JPS6255996A (ja) | 1987-03-11 |
Family
ID=16367223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19700685A Pending JPS6255996A (ja) | 1985-09-05 | 1985-09-05 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6255996A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53135462A (en) * | 1977-05-02 | 1978-11-27 | Philips Nv | Method of providing spacer on insulated board |
| JPS58202540A (ja) * | 1982-05-21 | 1983-11-25 | Nippon Telegr & Teleph Corp <Ntt> | スタンド・オフによるボンデイング微細位置合せ方法 |
-
1985
- 1985-09-05 JP JP19700685A patent/JPS6255996A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53135462A (en) * | 1977-05-02 | 1978-11-27 | Philips Nv | Method of providing spacer on insulated board |
| JPS58202540A (ja) * | 1982-05-21 | 1983-11-25 | Nippon Telegr & Teleph Corp <Ntt> | スタンド・オフによるボンデイング微細位置合せ方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09214097A (ja) | プリント回路基板 | |
| JPS62136098A (ja) | 高密度配線基板 | |
| EP0587294B1 (en) | Semiconductor package | |
| EP0121402A3 (en) | A semiconductor component and method of manufacture | |
| KR20010067467A (ko) | 플립 칩 접합된 반도체 장치 | |
| JPH04271188A (ja) | チップ部品実装構造 | |
| US6329594B1 (en) | Integrated circuit package | |
| US6392896B1 (en) | Semiconductor package containing multiple memory units | |
| JPS6253000A (ja) | 半導体の実装構造 | |
| JPS60245291A (ja) | 半導体装置 | |
| JPS6255996A (ja) | 配線基板 | |
| JPH04262590A (ja) | フレキシブル配線板 | |
| JPS60100495A (ja) | 電子部品の実装方法 | |
| JPS62155586A (ja) | 配線基板 | |
| JPS59123291A (ja) | 電子機器用回路基板 | |
| JPS6235597A (ja) | 配線基板 | |
| JPH0751794Y2 (ja) | 半導体の実装構造 | |
| JPS62155525A (ja) | 混成集積回路 | |
| KR200278535Y1 (ko) | 칩 크기 패키지 | |
| JPH0113219B2 (ja) | ||
| JPS60140782A (ja) | チツプ部品実装プリント基板 | |
| JP2919010B2 (ja) | 半導体集積回路実装構造 | |
| JPS60111064U (ja) | ハイブリツドｉｃ用回路基板 | |
| JPS6252996A (ja) | プリント板の部品取付パツド | |
| JPS6163084A (ja) | フラツトパツケ−ジユニツト |