JPS6249640A - 金電極構造およびその製造方法 - Google Patents

金電極構造およびその製造方法

Info

Publication number
JPS6249640A
JPS6249640A JP60192218A JP19221885A JPS6249640A JP S6249640 A JPS6249640 A JP S6249640A JP 60192218 A JP60192218 A JP 60192218A JP 19221885 A JP19221885 A JP 19221885A JP S6249640 A JPS6249640 A JP S6249640A
Authority
JP
Japan
Prior art keywords
gold
gold electrode
wire
surface roughness
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60192218A
Other languages
English (en)
Other versions
JPH0525176B2 (ja
Inventor
Yukio Murata
村田　幸男
Toshiaki Shoji
俊明 庄司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60192218A priority Critical patent/JPS6249640A/ja
Publication of JPS6249640A publication Critical patent/JPS6249640A/ja
Publication of JPH0525176B2 publication Critical patent/JPH0525176B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Electronic Switches (AREA)
  • Details Of Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、サーマルヘッドの導電パターン部のように
ワイヤポンドされるものに適用される金電極構造に関す
るものである。
［従来の技術］ 一般に、サーマルヘッドは、感熱記録紙上に数字、文字
、記号などを記録するために用いられるものであり１通
常は、セラミックなどの絶縁性基板上に１対の電極を形
成するとともに、両電極間に発熱体としての抵抗体を電
気的に接続して構成されている。
そして、サーマルヘッドを用いて記録を行なう場合には
１両電極間の抵抗体に電圧を印加して抵抗体を発熱させ
、その熱を感熱記録紙に与えることによって、感熱記録
紙には抵抗体の発熱に応じて感熱記録が行なわれる。こ
こで、感熱記録紙としては、周知のように、熱を与える
ことによって物理的あるいは化学的に変色するように処
理されたものが用いられる。
ところで、このようなサーマルヘッドには、感熱記録紙
上に高精度に熱記録を行なうことができること、抵抗体
の消費電力が少ないこと等が強く要求されている。
ｔｉ１１７図は従来のサーマルヘッドの断面図を示して
いる０図において、（１）はたとえばセラミックなどか
らなる絶縁性基板、（２）は金電極（３）にこの電極（
３）の１部を被覆して形成された発熱体としての抵抗体
であり、抵抗体（２）は酸化ルテニウムなどを含有する
抵抗ペーストを用いて、絶縁性基板（１）上に厚膜技術
などの手法によって形成されている。上記金電極（３）
は発熱抵抗体（２）への通電リード用導電パターンを形
成している。（０は外部リード用導電パターンを形成す
る金電極で、金電極（３）　　、　（４）と上記絶縁性
基板（１）上に設定されている集積回路素子（５）との
間は金ワイヤ（＋１）で接続されている。これら金電極
（３）、（４）は金を含有する導電性ペーストを用いて
絶縁性基板（１）上に発熱抵抗体（２）を形成する手法
と同様の手法によって形成される。
上記金電極（３）　　、　（４）は、絶縁性基板（１）
上に比較的なじみ易いオルガニック金（有機金）を使用
して印刷スクリーン法で導電パターンを形成したのち、
第８図のような昇温−焼成インターバル−降温がそれぞ
れ約１５分づつの温度プロファイルで焼成されることに
よって成膜される。
このような金電極（３）　　、　（４）への金ワイヤ（
８）の接合は、第９図に示すように、金ワイヤ（８）を
保持したキャピラリ（７）を有する超音波ワイヤポンド
手段で行なわれる。すなわち、キャピラリ（７）に超音
波を印加して、このキャピラリ（７）を絶縁性基板（１
）側に降下させて金ワイヤ（６）を金電極（３）　、　
（４）に当接すれば、金ワイヤ（６）が金電極（３）　
、　（４）に溶融接合される。
［発明が解決しようとする問題点］ 従来では、上記金電極（３）　　、　（４）の表面が緻
密であるほど、金ワイヤ（８）との接合がよいとの通説
にしたがい、約０．５１Ｌ■の膜厚を有する金電極（３
）　、　（４）の表面粗度を、第１０図のように表面の
凹凸の高さが約ｘｏｏＡ　＜ピーク拳ピーク）の緻密な
面としていたけれども、金ワイヤ（８）に必要な強度で
ある３ｇ以上の引張強度を付勢すると、金電極（３）　
、　（４）から金ワイヤ（８）が剥離する欠点を有して
いた。
しかも、金電極（３）　　、　（４）の表面の緻密化の
ために、昇温等に時間をかけて焼成しなければならず、
製造能率の悪いものであった。
この発明は上記従来の欠点を除去するためになされたも
ので、超音波ワイヤポンドで十分な接合強度が得られ、
かつ生産能率の高い金電極構造を提供することを目的と
している。
［問題点を解決するための手段］ この発明は、絶縁性基板に直接もしくは下地層を介して
形成され、かつ金ワイヤが超音波ワイヤポンドで接合さ
れる金電極の膜厚を０．５〜１．Ｏｕ。
■とし、その表面荒さを３００ム（ピーク・ピーク）以
上に設定したことを特徴とする。
［作用］ この発明においては、超音波ワイヤポンドの強度が金ワ
イヤを保持して金電極に当接させるとともに、上記金ワ
イヤが金電極に擦すられて良好にワイヤボンドされるう
え、金電極の焼成時の昇温時間を短縮することができる
。
［実施例］ 以下、この発明の実施例を図面にしたがって説明する。
第１図はこの発明による金電極構造が適用されたサーマ
ルヘッドの一部を示す概略断面図であ゛す、第７図と同
一部分には、同一符号を付してその詳しい説明を省略す
る。
同図において、（２１）は発熱抵抗体（２）への通電リ
ード用導電パターンを形成する金電極、（２２）は外部
リード用導電パターンを形成する金電極で、これらの金
電極（２１）　、　（２２）の膜厚は０．５〜１．０　
ＪＬ■とし、その表面荒さは３ＧＯＡ　（ピーク・ピー
ク）以上に設定されている。
これら金電極（２１）　、　（２２）は金を含有するメ
タル・オルガニック・ペース）Ａ−４６１５（エンゲル
ハード社製）を用いて絶縁性基板（１）上に臼刷スクリ
ーン法で導電パターンを形成したのち、高速焼成炉で第
２図のような昇温−焼成インターバル−降温の温度プロ
ファイルで焼成されることによって成膜される。
この場合、昇温速度は１５０度１分以上の高速度で行な
うことにより、たとえば第３図のような表面荒さが５０
０λ（ピーク・ピーク）の粗度に設定される。
このような金電極（２１）　、　（２２）に対し、第９
図のキャピラリ（７）を用いて、金ワイヤ（８）をそれ
ぞれ超音波ワイヤポンドし、上記金電極（２１）　、　
（２２）の膜厚と表面荒さに対する各ワイヤ引張強度を
測定した結果、第４図および第５図のような結果が得ら
れた。
第４図において、特性Ａは所要のワイヤ引張強度３ｇ以
上であるけれども、特性Ｂは所要のワイヤ引張強度３ｇ
以下であった。ところが、金電極（２１）　、　（２２
）の膜厚が０．５涛■のものについて、その表面荒さが
３００λ（ピーク・ピーク）以上においては、第５図に
示すように、特性ａ、ｂともに所要のワイヤ引張強度３
ｇ以上であり、その表面荒さが３００λ（ピーク・ピー
ク）以下においては、特性すで示すように所要のワイヤ
引張強度３ｇ以下であった。
つまり、第４図および第５図から明らかなように、金電
極（２１）　、　（２２）の膜厚が０．５〜１．０終膳
であって、その表面荒さが３００λ（ピーク・ピーク）
以上であれば、金電極（２１）　、　（２２）は所要の
ワイヤ引張強度３ｇ以上の接合強度を有するけれども。
金電極（２１）　、　（２２）の膜厚が０．５〜１．０
　＃Ｌｔｓであって、その表面荒さが３０ＯＡ　（ピー
ク・ピーク）以下であれば、金電極（２１）　、　（２
２）は所要のワイヤ引張強度３ｇ以下の接合強度しか有
しない。
このことは、金電極（２１）　、　（２２）の膜厚が０
．５〜１、ＯＩＬ−であって、その表面荒さが３００Ａ
　Ｃピーク・ピーク）以上に形成することにより、金ワ
イヤ（８）を金電極（２１）　、　（２２）に超音波ワ
イヤポンドした際に、金ワイヤ（６）が金電極（２１）
　、　（２２）の粗面に強く擦られて超音波接合が良好
になされる結果と推測される。
なお、上記の例において、金電極（２１）　、　（２２
）の表面粗度は焼成時間を変えることにより制御したが
、３００λ以下のアルミナ粉末や５００番以上の市販の
サンドベーパを用いて、前述した所定の表面粗度を得る
ことができる。
また、上記の例では、金電極（２１）　、　（２２）を
絶縁性基板（１）に直接形成したものであるが、第６図
のようにガラス等の下地層（２３）の表面をアルミナ粒
子等でラッピングして表面（２３ａ）を所定の粗度に荒
した状態で、この上に同図ＣＢ）のように金電極（２１
）　、　（２２）を被着しても、同様の効果を奏するこ
とができる。
［発明の効果］ 以上のように、この発明によれば、絶縁性基板に直接も
しくは下地層を介して形成され、かつ金ワイヤが超音波
ワイヤボンドで接合される金電極の膜厚を０．５〜１．
０終■とし、その表面荒さを３００λ（ピーク・ピーク
）以上に設定したから、超音波ワイヤポンド時に、金ワ
イヤが金電極に擦すられて良好にワイヤポンドされるう
え、金電極の焼成時の昇温時間を短縮することができる
。
【図面の簡単な説明】
第１図はこの発明による金電極構造が適用されるサーマ
ルヘッドの一部を示す概略断面図、第２図は同サーマル
ヘッドの金電極の焼成温度プロファイルを示すタイムチ
ャート、第３図は同金電極の表面粗度の実測波形図、第
４図および第５図は金電極の膜厚と表面荒さに対する各
ワイヤ引張強度の測定図、第６図は金電極構造が適用さ
れるサーマルヘッドの要部の変形例を示す断面図、第７
図は従来の金電極構造が適用されたサーマルヘッドの一
部を示す概略断面図、第８図は従来の金電極の焼成温度
プロファイルを示すタイムチャート、第９図は超音波ワ
イヤポンドを説明する断面図、第１０図は従来の金電極
の表面粗度の実測波形図である。 （１）・・・絶縁性基板、（θ）・・・金ワイヤ、（２
１）　、　（２２）・・・金電極、　（２３）・・・下
地層。 なお、図中、同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. （１）メタル・オルガニック金で絶縁性基板に直接もし
    くは下地層を介して導電パターン状に形成されたのち、
    焼成して成膜されるとともに、超音波ワイヤボンドで金
    ワイヤが接合される金電極を備えた金電極構造において
    、上記金電極の膜厚を０．５〜１．０μｍとし、その表
    面荒さを３００Å（ピーク・ピーク）以上に設定したこ
    とを特徴とする金電極構造。
JP60192218A 1985-08-29 1985-08-29 金電極構造およびその製造方法 Granted JPS6249640A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60192218A JPS6249640A (ja) 1985-08-29 1985-08-29 金電極構造およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60192218A JPS6249640A (ja) 1985-08-29 1985-08-29 金電極構造およびその製造方法

Publications (2)

Publication Number Publication Date
JPS6249640A true JPS6249640A (ja) 1987-03-04
JPH0525176B2 JPH0525176B2 (ja) 1993-04-12

Family

ID=16287625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60192218A Granted JPS6249640A (ja) 1985-08-29 1985-08-29 金電極構造およびその製造方法

Country Status (1)

Country Link
JP (1) JPS6249640A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006049095A1 (ja) * 2004-11-04 2006-05-11 Rohm Co., Ltd. サーマルプリントヘッドおよびその製造方法
US7697020B2 (en) 2004-11-04 2010-04-13 Rohm Co., Ltd. Thermal print head and method for manufacturing same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS547866A (en) * 1977-06-20 1979-01-20 Mitsubishi Electric Corp Manufacture for semiconductor device
JPS5434678A (en) * 1977-08-22 1979-03-14 Matsushita Electronics Corp Semiconductor device
JPS5739548A (en) * 1980-08-21 1982-03-04 Toshiba Corp Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS547866A (en) * 1977-06-20 1979-01-20 Mitsubishi Electric Corp Manufacture for semiconductor device
JPS5434678A (en) * 1977-08-22 1979-03-14 Matsushita Electronics Corp Semiconductor device
JPS5739548A (en) * 1980-08-21 1982-03-04 Toshiba Corp Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006049095A1 (ja) * 2004-11-04 2006-05-11 Rohm Co., Ltd. サーマルプリントヘッドおよびその製造方法
JP2006130707A (ja) * 2004-11-04 2006-05-25 Rohm Co Ltd サーマルヘッドおよびその製造方法
US7697020B2 (en) 2004-11-04 2010-04-13 Rohm Co., Ltd. Thermal print head and method for manufacturing same
JP4633442B2 (ja) * 2004-11-04 2011-02-16 ローム株式会社 サーマルヘッド

Also Published As

Publication number Publication date
JPH0525176B2 (ja) 1993-04-12

Similar Documents

Publication Publication Date Title
CA2081141A1 (en) Pulsed current resistive heating for bonding temperature critical components
JPS6019555A (ja) サ−マルヘツド
JPS6249640A (ja) 金電極構造およびその製造方法
JPS6042069A (ja) サ−マルプリントヘツド
JPS6246657A (ja) サ−マルヘツドの製造方法
JPH07329329A (ja) 熱印字用基板
JPS5876286A (ja) サ−マルヘツド
JPS6230115B2 (ja)
JP2002015838A (ja) 抵抗発熱体及びその製造方法
JPS6194383A (ja) 強磁性薄膜抵抗素子
JPS6045595B2 (ja) サ−マルヘツドの製造方法
JPH0576198B2 (ja)
JPS62169401A (ja) 厚膜抵抗体の製造方法
JPH10172806A (ja) 温度センサ及びその製造方法
JPH06218969A (ja) サーマルヘッド基板
JPS62162559A (ja) 通電転写記録ヘツド
JPH03106665A (ja) サーマルヘッド
JPS61189959A (ja) 厚膜感熱記録ヘツド
JPS6124186A (ja) 正特性サ−ミスタ装置
KR20050089384A (ko) 세라믹 히터 및 이의 제조 방법
JPH0396294A (ja) 電子部品
JPS6248094A (ja) 導体の成膜方法
JPS5887074A (ja) 熱ペン
JPS60234862A (ja) サ−マルヘツド
JPH06120420A (ja) 混成集積回路

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term